「logic analysis」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A logic circuit design device obtains the configuration information of a logic circuit by the analysis of register information on an input logic circuit block.例文帳に追加

本願が開示する論理回路設計装置は、入力された論理回路ブロックのレジスタ情報を解析して論理回路の構成情報を取得する。 - 特許庁

The logic synthesis of the HDL description 10 is performed by referring to the file 13 and delay analysis is performed on the basis of a logic synthesis result.例文帳に追加

論理合成はＨＤＬ記述１０について遅延制約ファイル１３を参照して行い、遅延解析は論理合成結果について行う。 - 特許庁

a philosophy that is based on logical analysis of the language of science that developed symbolic logic 例文帳に追加

科学の言語の論理的分析を基盤とし,記号論理学を発展させた哲学 - EDR日英対訳辞書

To provide a semiconductor device for preventing analysis of an internal logic stored in a programmable circuit.例文帳に追加

プログラム可能な回路に記憶する内部ロジックの解析を防止した半導体装置を提供する。 - 特許庁

A log analysis/logic creating/editing function may be assembled to the simulator SM2.例文帳に追加

ログ分析ロジック作成・編集機能をシミュレータＳＭ２に組み込んでもよい。 - 特許庁

To facilitate analysis of the cause of an error, even if the internal configuration or internal specifications of a logic system are not clear.例文帳に追加

論理システムの内部構成や内部仕様が明確でなくとも、エラー原因の解析を容易にする。 - 特許庁

To reduce the man-hours and required time of logic analysis, verification, etc., in logic simulation to be executed by cooperating a logic circuit model and a software model with each other.例文帳に追加

論理回路モデルとソフトウェアモデルを協調させて実行する論理シミュレーションでの論理解析や検証等の工数および所要時間の削減を実現する。 - 特許庁

To provide a method for spark discharge atomic emission spectrometric analysis for maximizing a measurement region as an analysis point configured on a surface of a sample, implementing a component analysis of a sample according to a multiple-analysis logic, and improving the accuracy of the component analysis and a speed of an analysis process.例文帳に追加

本発明は、試料面上に設定される分析点である測定領域の最大化を図り、多回分析ロジックに従った試料の成分分析を行い、成分分析の高精度化、分析処理の高速化を実現したスパーク放電発光分光分析方法に関する。 - 特許庁

To provide a logic synthetic method and a logic synthesizer which can reduce time and effort for analysis of a correction part and examination of contents of correction and facilitate further the correction of logic of a module even if large scale correction is needed at the time of logic design of a semiconductor integrated circuit.例文帳に追加

半導体集積回路の論理設計時に大規模修正が必要になった場合でも、修正箇所の解析や修正内容の検討の手間を削減し、モジュールの論理修正をより容易化することができる論理合成方法および論理合成装置を提供する。 - 特許庁

The agent analyses an accumulation result of the user's daily activities by trend analysis, error analysis, digitization of information, analysis of repetitive activities, and the like, modifies these scripts as needed by a specific logic, adapts the function to an actual state, and constructs a predictive logic.例文帳に追加

エージェントは、ユーザの日々の行動を蓄積した結果を傾向分析、誤差分析、情報数値化、反復行動分析などから解析し、特定のロジックによりこのスクリプトを随時改変し、機能を現実の状態に合わせるとともに、予測ロジックを組み立てることができる。 - 特許庁

An FTA (fault tree analysis) is a status driven analysis where the inputs to a Logic Gate represent the status of a part and/or other factor being included in the analysis. 例文帳に追加

故障樹解析は状態駆動型の解析であり, そこでは論理ゲートへの入力は, その解析に含まれるある一部か他の要因あるいはその両方の状態を表現している. - コンピューター用語辞典

To provide a failure analysis system for a logic LSI and a failure analysis method, which properly reproduce the failure, and which facilitate the analysis on the relevance of the true failure to the detected failure.例文帳に追加

不具合の再現性が良く，真の不具合と検出された不具合との関連性の解析が容易である，ロジックＬＳＩの不良解析システム，及び不良解析方法を提供する。 - 特許庁

The logic verification system comprises a logic simulation execution part for executing a logic simulation, a coverage information acquisition part for acquiring coverage information from the logic simulation execution part, a coverage information analysis part for analyzing the acquired coverage information, and a control part for controlling the operation of the logic simulation execution part.例文帳に追加

論理シミュレーションを実行する論理シミュレーション実行部と、前記カバレッジ情報を前記論理シミュレーション実行部から取得するカバレッジ情報取得部と、取得した前記カバレッジ情報を解析するカバレッジ情報解析部と、前記論理シミュレーション実行部の動作の制御を行う制御部とを備える。 - 特許庁

In a Web server 301, an AP (Application) server executes a request analysis processing (S1201) and a business logic execution processing (S1202).例文帳に追加

Ｗｅｂサーバ３０１では、ＡＰサーバがリクエスト解析処理（Ｓ１２０１）、ビジネスロジック実行処理（Ｓ１２０２）を実行する。 - 特許庁

METHOD OF TROUBLE ANALYSIS USING LOGIC CIRCUIT DIAGRAM AND LAYOUT DIAGRAM COMPOSED OF ONLY NET LIST OF TROUBLE- TRANSMISSION ESTIMATED ROUTE IN SEMICONDUCTOR DEVICE例文帳に追加

半導体装置の故障伝搬推定経路のみのネットリストからなる論理回路図及びレイアウト図を用いた故障解析方法 - 特許庁

The dynamic signature analysis circuit creates a dynamic signature representing a partial operation of the digital logic associated with the code block.例文帳に追加

動的署名解析回路は、コードブロックに関連付けられたデジタルロジックの一部分の動作を表わす動的署名を作成する。 - 特許庁

To enable a user to easily and efficiently perform logic simulation and analysis without paying any attention to a troublesome procedure nor operation.例文帳に追加

ユーザに対し、面倒な手順や操作を意識することなく論理シミュレーションの実行及び解析を容易に且つ効率的に行えるようにする。 - 特許庁

To provide a laser-type gas analyzer which allows accurate computation of concentration, since influence of interference is removed by adding a simple analysis logic.例文帳に追加

簡易な分析ロジックを追加することで、干渉の影響を排除し、濃度を正確に算出できるようにしたレーザ式ガス分析計を提供する。 - 特許庁

A composition instruction generation part collates the analysis result with a composition instruction corresponding rule 4 and automatically generates a composition instruction for controlling a logic composition method.例文帳に追加

合成指示生成部は、その解析結果と合成指示対応規則４を照合し、論理合成手法を制御するための合成指示を自動生成する。 - 特許庁

At least a radio device control command analysis/process part 13 which can operate with a low-speed clock is composed of a logic circuit.例文帳に追加

少なくとも、低速クロックで動作可能な無線機制御コマンド解析／処理部１３をロジック回路により構成する。 - 特許庁

To provide a failure analysis method of a semiconductor device taking a logic LSI or the like as an object, capable of specifying easily a failure spot.例文帳に追加

故障箇所特定が容易に行える、ロジックLSI等を対象とした半導体装置の故障解析方法を提供する。 - 特許庁

To calculate performance analysis information by using logic for CPU performance profiling which is called "hardware monitor" incorporated into a processor.例文帳に追加

処理装置に組み込まれている「ハードウェアモニタ」と呼ばれるＣＰＵ性能プロファイリングのための論理を利用して、性能解析情報を算出する。 - 特許庁

The analyzing section 7 performs the analysis of the adjacent hierarchy and the control section 1 makes logic circuit synthesization based on the analyzed result of the section 7.例文帳に追加

論理解析部７はこの隣接階層の解析を行い、制御部1は前記解析結果に基づき論理回路合成を行う。 - 特許庁

To efficiently determine the classification of articles of different document structures on a common criterion without a large change of analysis logic.例文帳に追加

解析ロジックの大幅な変更なしに、文書構造が異なる記事の種別を共通した基準で効率よく判定できるようにすること。 - 特許庁

To provide a logic system designing method for reducing leak by forcing the sate of a logical gate based on probabilistic analysis.例文帳に追加

確率的分析にもとづき、論理ゲートの状態を強制し、リークを低減する論理システム設計方法を提供すること。 - 特許庁

The coverage analysis part instructs the control part not to extract coverage information about once tested logic elements, and the control part controls the logic simulation execution part in response to the instruction to stop extracting coverage information from the logic elements excluded from the extraction.例文帳に追加

前記カバレッジ解析部は、一度テストされた論理素子に関するカバレッジ情報は抽出しない旨の指示を前記制御部に出し、前記制御部は、その指示に基づいて、前記論理シミュレーション実行部を制御して抽出しない対象の論理素子からのカバレッジ情報の抽出動作を中止させる。 - 特許庁

A description level optimizing section 6 retrieves whether or not the hierarchical logic circuit information contains the syntax of condition branching processing and inserts dummy circuit description into the hierarchical logical information of the adjacent hierarchy so that a logic analyzing section 7 may perform logic analysis on the combination of input signals.例文帳に追加

記述レベル最適化処理部6は階層論理回路情報が条件分岐処理の構文を含むか否かの検索を行い、論理解析部7が入力信号「c1」,「c2」,「c3」の互いの組み合わせの論理解析を行えるようにダミーの回路記述を、隣接階層の階層論理情報へ挿入する。 - 特許庁

To enable a user to efficiently perform logic simulation and analysis without paying any attention to a troublesome procedure and operation regarding the logic simulation.例文帳に追加

論理シミュレーションシステムに関し、ユーザに対し、論理シミュレーションに関する面倒な手順や操作を意識することなくシミュレーションの実行及び解析を容易に且つ効率的に行えるようにする。 - 特許庁

To drastically reduce violation in timing analysis after a layout design to drastically reduce a period of layout correction in a logic circuit and a rework of a logic design stage.例文帳に追加

レイアウト設計後のタイミング解析における違反を大幅に削減し、論理回路におけるレイアウト修正の期間、および論理設計段階への手戻り回数を大幅に削減する。 - 特許庁

In an LSI analysis device 300, a logic element pair extraction part 302 extracts an unselected logic element pair when an input part 301 inputs circuit description information 302.例文帳に追加

ＬＳＩ解析装置３００は、入力部３０１により回路記述情報３２０が入力されると、論理素子ペア抽出部３０２により未選択の論理素子ペアを抽出する。 - 特許庁

Clock gating is predicted on the basis of a result of the structural analysis to detect RTL description of EN generation logic (S3) and to detect the same EN generation logic (S4).例文帳に追加

構造解析の結果に基づいてクロックゲーティングを予測してＥＮ生成論理のＲＴＬ記述を検出し（Ｓ３）、かつ、同一のＥＮ生成論理を検出する（Ｓ４）。 - 特許庁

A system for behavioral synthesis includes an unnecessary logic analysis means and a performance evaluation model output means, and the logic which does not affect the number of execution cycles in a cycle level model is eliminated.例文帳に追加

不要論理解析手段と、性能評価モデル出力手段とを備え、サイクルレベルモデル中の実行サイクル数に影響を与えない論理を削除する。 - 特許庁

To provide a display method of data for analyzing the cause of an error generated in a logic circuit which can grasp the connectional relation in a logic circuit easily in a short time when a trouble analysis of a semiconductor integrated circuit is executed.例文帳に追加

半導体集積回路の故障解析において、短時間で容易に論理回路の接続関係を把握することができ、論理回路のエラーの発生原因を解析するためのデータの表示方法を提供する。 - 特許庁

The router between integrated circuits comprises an internal bus having a plurality of debug lines, a plurality of bus ports wherein at least one bus port has a bus port analysis line, and a control logic having a control logic analysis line.例文帳に追加

本発明にかかる集積回路間ルータは、複数のデバッグラインを備える内部バスと、少なくとも１つのバスポートがバスポート分析ラインを備える複数のバスポートと、制御ロジック分析ラインを備える制御ロジックとを備える。 - 特許庁

To provide a semiconductor device along with a defect analyzing method for LSI using the same capable of detecting, at high sensitivity, failure of a contact plug which is specific to the logic circuit of a defect analysis LSI, with the defect analysis LSI having the logic circuit periodically manufactured.例文帳に追加

ロジック回路を有する不良解析用LSIを定期的に製造し、不良解析用LSIのロジック回路特有のコンタクトプラグの不良を、高感度に検出することができる半導体装置及びこれを用いたLSIの不良解析方法を提供する。 - 特許庁

The timing analysis device calculates dispersion values for every logic cells referring to delay and its dispersion for every voltage values applied to a logic cell (S14), and performs analysis of delay of signal path of a semiconductor integrated circuit referring to the calculated dispersion values (S15).例文帳に追加

論理セルにかかる電圧値ごとの遅延およびその遅延のばらつき値を参照して、論理セルごとのばらつき値を算出し（Ｓ１４）、算出したばらつき値を参照して、半導体集積回路の信号パスの遅延の解析を行うようにした（Ｓ１５）。 - 特許庁

In one embodiment, the system 100 is provided with a signal analysis logic circuit 106, operating to identify a first reverberation characteristic in a first frequency band of the signal, and an attenuation logic circuit 110 that is operable to attenuate the signal in the first frequency band, in response to the signal analysis logic circuit.例文帳に追加

一実施形態では、本システム（１００）は、信号の第１の周波数帯域内の第１の残響特性を識別するように動作する信号分析論理回路（１０６）と、信号分析論理回路に応答し、第１の周波数帯域内の該信号を減衰するように動作可能な減衰論理回路（１１０）とを備える。 - 特許庁

For signal wiring formed on each different wiring layer in order to interconnect a first logic element and a second logic element arranged on a semiconductor integrated circuit and interconnected through vias, timing analysis is performed between the first logic element and the second logic element (S02), an a decision is made whether a signal propagation delay time satisfies a specified reference value or not (S03, S04).例文帳に追加

半導体集積回路に配置される第１論理素子と第２論理素子を互いに接続するために、異なる配線層にそれぞれ形成され、且つビアを通して互いに接続する信号配線に対して、前記第１論理素子と前記第２論理素子間のタイミング解析をおこない（Ｓ０２）、信号伝播遅延時間が所定の基準値を満たすか否かを判定する（Ｓ０３、Ｓ０４）。 - 特許庁

To provide a timing analysis device and a timing analysis method that can increase the accuracy of timing verification and can speed up a logic circuit.例文帳に追加

タイミング検証の精度を向上できるとともに、論理回路の高速化を図ることができるタイミング解析装置及びタイミング解析方法を提供すること。 - 特許庁

To provide a braille reader which can accurately decide braille and shorten an analysis period of time by making an analysis by simple logic, and requires less resources.例文帳に追加

点字の判定を正確に行なうことができ、且つ簡単なロジックで解析することにより解析時間の短縮化を図り、さらにはリソースが少なくて済む点字読取装置を提供する。 - 特許庁

The inter-integrated circuit router further comprises a debug connector coupled to the debug lines, the bus port analysis line and the control logic analysis line.例文帳に追加

集積回路間ルータはさらに、上記デバッグライン、上記バスポート分析ライン、および上記制御ロジック分析ラインに接続されたデバッグコネクタを備える。 - 特許庁

A circuit structure analysis part 3 performs structural analysis to logic circuit information inputted from an HDL description 1 as a functional part such as a register, a computing element or a multiplexer.例文帳に追加

ＨＤＬ記述１から入力した論理回路情報を、回路構造解析部３によりレジスタ、演算器、マルチプレクサなどの機能部品として構造解析する。 - 特許庁

Places, when the logic defects have generated can be narrowed down by defect dictionary analysis by defect diagnosis of a semiconductor IC, and thereby the accuracy of the current leakage defect analysis is increased.例文帳に追加

論理不良の発生箇所は、半導体集積回路の故障診断における故障辞書解析によって絞り込むことができ、それによって電流リーク不良解析の的確化を図る。 - 特許庁

In developing the application 70, a log/analysis logic operation part can create and edit log analysis logics and display the contents of the logs on a list.例文帳に追加

アプリケーション７０の開発において、ログ・分析ロジック操作部を用いてログ分析ロジックを作成、編集することができるとともに、ログの内容を一覧表示させることができる。 - 特許庁

An analysis data generation means uses the logic stored in the storage means, and generates the key information as data for analysis for analyzing a past plant state based on history data accumulated in a history data accumulation means.例文帳に追加

解析データ生成手段は、前記保存手段に保存された前記ロジックを用い、履歴データ蓄積手段に蓄積された履歴データに基づいてキー情報を過去のプラント状態を解析するための解析用データとして生成する。 - 特許庁