「loop circuit」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

An impedance circuit 6 is mounted between a high-voltage power supply GND 3b and an AC power supply 1 to form an electrical loop.例文帳に追加

高圧電源ＧＮＤ３ｂと交流電源１間に、インピーダンス回路６を設けて電気的ループを形成する。 - 特許庁

To extend a frequency range and a voltage range of a voltage- controlled clock generating circuit that realizes a phase synchronous loop.例文帳に追加

位相同期ループを実現する電圧制御型クロック発生回路の電圧レンジおよび周波数レンジを拡大する。 - 特許庁

The clock and data recovery circuit is clocked by a local clock signal and includes a numerical phase lock loop arranged.例文帳に追加

クロック／データ復元回路は、ローカルクロック信号によってクロックが供給され、配置される数値位相同期ループを含む。 - 特許庁

A SAW diplexer 6 and the phase-locked loop circuit 7 are placed on a center line (not shown) of the board 2 in the lateral direction.例文帳に追加

基板２の横方向の中央線（不図示）上にＳＡＷディプレクサ６とフェイズロックドループ回路７を配置する。 - 特許庁

Loop coil groups 11 are respectively arranged in an X axis direction and a Y axis direction and connected to a selection circuit 12.例文帳に追加

ループコイル群１１はＸ軸方向及びＹ軸方向にそれぞれ配置され、選択回路１２に接続されている。 - 特許庁

To provide a delay-locked loop (DLL) circuit for internally performing a duty cycle correction by itself, and a duty cycle correction method thereof.例文帳に追加

内部でそれ自体でデューティサイクル補正を行うＤＬＬ回路及びそのデューティサイクル補正方法を提供する。 - 特許庁

To provide a calibration device by which a predetermined loop band can be set accurately with respect to a PLL circuit.例文帳に追加

ＰＬＬ回路に対して、予め定められたループ帯域を精度よく設定できるキャリブレーション装置を提供する。 - 特許庁

The circuit can be used for producing an estimate of a desired phase of the clock signal for supply to a phase locked loop.例文帳に追加

回路は、フェーズロックループに供給するためクロック信号の所望位相の評価を生成するために使用できる。 - 特許庁

As a basic configuration, a photoelectronic oscillator in the configuration of arranging a frequency divider inside a closed loop positive feedback circuit is used.例文帳に追加

基本構成として、閉ループ正帰還回路内に分周器を配置した構成の光電子発振器を用いる。 - 特許庁

A phase-locked loop circuit including first and second counters 10, 14 connected respectively to first and second registers.例文帳に追加

第一および第二レジスタへ接続された第一および第二計数手段10,14を含む位相同期ループ回路が開示される。 - 特許庁

To efficiently perform sequential arithmetic of a logical operation circuit including a feedback loop at high speed.例文帳に追加

フィードバックループを含む論理演算回路を、その逐次演算を有効に、かつ高速に実行することができるようにする。 - 特許庁

To provide a delay locked loop (DLL) clock signal generating circuit capable of generating a DLL clock signal with corrected duty distortion.例文帳に追加

本発明は、デューティの歪曲を補正したＤＬＬクロックを生成するＤＬＬクロック生成回路を提供する。 - 特許庁

To provide a subscriber loop interface circuit(SLIC) with small power to reduce the cost of a cable MODEM.例文帳に追加

ケーブル・モデムに関連するコストを低下させるための低電力の加入者ループ・インターフェース回路（ＳＬＩＣ）を提供する。 - 特許庁

To provide a processor capable of executing loop processing at high speed with a small-scale circuit and with low power consumption.例文帳に追加

回路規模が小さく、かつ低消費電力でループ処理を高速に実行することができるプロセッサを提供する。 - 特許庁

The circuit board 2 includes a loop antenna 10 comprising a conductive pattern 3, an antenna element 4, and a capacitor 5.例文帳に追加

回路基板２には、導電性パターン３と、アンテナエレメント４と、キャパシタ５とで構成されたループアンテナ１０が設けられている。 - 特許庁

To eliminate a failure caused by a delay in a circuit, in an FM demodulation device for improving a threshold level in a feedback loop.例文帳に追加

帰還ループでスレッショルドレベルを改善するＦＭ復調装置において、回路の遅延による不具合を解消する。 - 特許庁

The system has a digital phase locked loop(PLL) consisting of a full digital circuit configuration and a standard cell structure.例文帳に追加

本システムは、全デジタル回路構成及びスタンダードセル構造から構成されたデジタルフェーズロックループ（ＰＬＬ）を有している。 - 特許庁

An automatic calibration circuit 21 selects an operational frequency range of a VCO(voltage controlled oscillator) 12 of the phase locked loop.例文帳に追加

自動較正回路２１は、位相同期ループのＶＣＯ（電圧制御発振器）１２の動作周波数帯域を選択する。 - 特許庁

The output of the loop filter and the VCO 32 is given to a formatter 34 as the output of a write clock PLL circuit.例文帳に追加

また、ループフィルタ及びＶＣＯ３２の出力は、ライトクロックＰＬＬ回路の出力としてフォーマッタ３４に与えられる。 - 特許庁

To correct residual carrier frequency errors without constructing a feedback loop in an OFDM (orthogonal frequency division multiplex) demodulation circuit.例文帳に追加

ＯＦＤＭ復調回路において、フィードバックループを構成することなく、残留キャリア周波数誤差の補正をおこなうこと。 - 特許庁

A phase locked-loop circuit includes first and second counting means 10 and 14 that are connected to first and second registers.例文帳に追加

第一および第二レジスタへ接続された第一および第二計数手段10,14を含む位相同期ループ回路が開示される。 - 特許庁

To implement an oscillator that oscillates a stable high-frequency signal and a method of correcting a loop bandwidth of a phase-locked circuit.例文帳に追加

安定した高周波信号を発振する発振器および位相同期回路のループ帯域補正方法を実現する。 - 特許庁

To provide a method for inspecting a PLL (phase-locked loop) circuit, which can quickly and easily inspect a leak (leakage) of a lowpass filter (LPF) in the PLL circuit included in a semiconductor integrated circuit, and the PLL circuit with an inspection function.例文帳に追加

半導体集積回路に内蔵されるＰＬＬ（フェーズロックドループ）回路中のローパスフィルタ（ＬＰＦ）のリーク（漏洩）を迅速簡単に検査できるＰＬＬ回路の検査方法及びその検査機能つきＰＬＬ回路を提供する。 - 特許庁

A video signal processing circuit 20 is provided with a level shift circuit 21 for directly inputting the video signal outputted from the system control loop 10 to a processing circuit in the subsequent stage after the level adjustment of the video signal.例文帳に追加

映像信号処理回路２０にシステム制御系１０から出力される映像信号を直接入力してそのレベルを調整し後段処理回路に送るレベルシフト回路２１を設ける。 - 特許庁

To provide a phase-locked loop circuit and a signal generator unit having the above circuit, capable of promptly outputting a signal of desired frequency without greatly increasing the circuit scale.例文帳に追加

回路規模の大幅な増大を招かずに、早期に所望の周波数を有する信号を出力することができる位相同期ループ回路及び当該回路を備える信号発生装置を提供する。 - 特許庁

To provide an analog DLL circuit of a reduced circuit scale and a reduced power consumption which is a delay locked loop circuit, and controls a phase of a clock signal with respect to that of a reference clock signal.例文帳に追加

基準クロック信号の位相に対して、クロック信号の位相を制御する遅延ロックループ回路であって、回路規模の縮小化及び低消費電力化を図かったアナログDLL回路を提供する。 - 特許庁

Two circuit board parts (24, 26) separated by a ferrite bead (40) are parts of a single flexible circuit board (50) respectively and joined together by a loop part (52) of the circuit board.例文帳に追加

フェライトビード（４０）によって互いに離間された２枚の回路基板部（２４、２６）は単一のフレキシブル回路基板（５０）のそれぞれ一部であり、これらは該回路基板のループ部（５２）によって互いに結合されている。 - 特許庁

A magnetoresistive effect element 4 is connected to one part of a feedback loop of a transistor 2 and a LC circuit 3 of an oscillation circuit 1 consisting of the transistor 2 and the oscillation circuit 3, while a switching means 5 is arranged.例文帳に追加

トランジスタ２及びＬＣ回路３からなる発振回路１のトランジスタ２とＬＣ回路３の帰還ループの一部に磁気抵抗効果素子４を接続するとともに、スイッチング手段５を設ける。 - 特許庁

To improve the accuracy of phase adjustment of a DLL(delay locked loop) circuit and to prevent the generation of jitters by preventing the influence of power source noise generated by the operation of an internal circuit from being transmitted to the DLL circuit.例文帳に追加

内部回路の動作によって発生する電源ノイズの影響が、ＤＬＬ回路に伝わらないようにして、ＤＬＬ回路の位相調整の精度を向上し、ジッタの発生を防止する。 - 特許庁

To solve a problem that the output timing of effective output data is not constant for every test in a test employing automatic test equipment (ATE) for a data output circuit in an LSI (large scale integrated circuit) comprising a PLL (phase locked loop) circuit or the like.例文帳に追加

ＰＬＬ回路等を含むＬＳＩ中のデータ出力回路に対する自動テスト装置（ＡＴＥ）を用いたテストでは、有効な出力データの出力タイミングがテスト毎に一定でない。 - 特許庁

A phase locked loop oscillator, consisting of a phase comparator circuit 140, a voltage controlled oscillator(VCO) circuit 150 and a frequency divider circuit 160, has the frequency divider circuit 160 and the VCO circuit 150 produce an in-device frame signal 240 and an in-device clock signal 250.例文帳に追加

位相比較回路１４０，電圧制御発振（ＶＣＯ）回路１５０及び分周回路１６０からなる位相同期発振器は、分周回路１６０及びＶＣＯ回路１５０から装置内フレーム信号２４０及び装置内クロック信号２５０を生じる。 - 特許庁

On the basis of the measured result of the output quantity measuring circuit 42, the direct term coefficient and integration term coefficient of the loop filter 25 are set by a loop filter coefficient optimizing circuit 41 so as to reduce the quantity of fluctuation in the output signal γ.例文帳に追加

出力量測定回路４２の測定結果に基づいて、ループフィルタ係数最適化回路４１により出力信号γの変動量が小さくなるようにループフィルタ２５の直接項係数および積分項係数を設定する。 - 特許庁

The loop gain of an AGC circuit and that of a clock reproducing circuit 6 are increased, until a synchronizing signal (a segment synchronizing signal or a field synchronizing signal) is detected (the gain of an amplifier is increased or the range of a loop filter is made wide).例文帳に追加

同期信号（セグメント同期信号、または、フィールド同期信号）が検出されるまでは、ＡＧＣ回路７のループ利得およびクロック再生回路６のループ利得を大きくする（増幅器の利得を上げる、または、ループフィルタを広帯域にする）。 - 特許庁

To provide an evaluation method for a circuit with a built-in PLL (Phase Locked Loop), an evaluation system, and a circuit with a built-in PLL, for enhancing the reliability of evaluation results without increasing the number of test patterns.例文帳に追加

テストパターン数を増やすことなく、評価結果の信頼性を高くできるＰＬＬ内蔵回路の評価方法、評価システム、及びＰＬＬ内蔵回路を提供する。 - 特許庁

A charge pump circuit 3 provided in a PLL circuit 100 is a constant current output type and charges and discharges the capacitor belonging to a loop filter with a constant current.例文帳に追加

ＰＬＬ回路１００が備えるチャージポンプ回路３は定電流出力型であり、ループフィルタ４が有するコンデンサに対して定電流で充放電を行う。 - 特許庁

To provide a digital PLL (phase-lock loop) circuit which can smoothly cope with different PRML (partial response maximum likelihood) while suppressing increase of a circuit scale, and a data reproducing device which adopts it.例文帳に追加

回路規模の増大を抑制しながら、異なるＰＲＭＬに円滑に対応し得るデジタルＰＬＬ回路およびそれを採用するデータ再生装置を提供する。 - 特許庁

As a result, the magnetic field noise emitted from the laminated inductor 30 mainly acts on the annular closed loop circuit 50, and the magnetic field noise emitted from the electrical circuit is hard to act.例文帳に追加

この結果、環状の閉ループ回路５０には積層インダクタ３０から放射される磁界ノイズが主に作用し、電気回路から放射される磁界ノイズは作用し難い。 - 特許庁

To provide a circuit board with a resistor together with its manufacturing method wherein a resistor forming a part of closed-loop circuit is easily and precisely set to a specified resistance value.例文帳に追加

閉ループ回路の一部を形成する抵抗体を、所要の抵抗値に精度良く容易に設定できる抵抗付き回路基板とその製造方法を提供する。 - 特許庁

To reduce the load of a phase locked loop PLL circuit included in a data clock generator, to reduce jitters in a generated data clock, and to secure the lock range of the PLL circuit.例文帳に追加

データクロック生成装置に含まれるＰＬＬ回路の負荷を低減させ、生成されるデータクロック中のジッタを低減し、ＰＬＬ回路のロックレンジの確保を可能にする。 - 特許庁

To provide a data driver circuit and a delay-locked loop circuit that operates normally in spite of errors, etc., caused when an analog data signal is applied to a display panel.例文帳に追加

アナログデータ信号のディスプレイパネルへの印加時に発生する誤りなどにも関わらず正常に動作可能なデータ駆動回路及び遅延固定ループ回路を提供する。 - 特許庁

To provide a PLL circuit capable of changing the cutoff frequency of a loop filter in accordance with a control voltage in inexpensive and simple circuit constitution.例文帳に追加

安価且つ簡単な回路構成で、ループフィルタのカットオフ周波数を制御電圧に応じて変化させることが可能なＰＬＬ回路を提供することを目的とする - 特許庁

A phase adjustment circuit 100 has a phase-locked loop (PLL) oscillation circuit 110 with a voltage-controlled oscillator (VCO) 120 obtained by coupling a plurality of delay element circuits 121-124 in a ring shape.例文帳に追加

位相調整回路１００は、複数の遅延素子回路１２１〜１２４をリング状に結合したＶＣＯ１２０を有するＰＬＬ発振回路１００を備える。 - 特許庁

A demodulation circuit 12 demodulates an ASK (Amplitude Shift Keying)-modulated signal received by a loop antenna 11, and supplies a binarized signal obtained as a result to a communication system decision circuit 13.例文帳に追加

復調回路１２は、ループアンテナ１１が受信したASK変調された信号を復調し、その結果得られる２値化信号を通信方式判定回路１３に供給する。 - 特許庁

The control circuit 19 controls and regulates the resonance capacitor selection circuit 13 to make a maximum current flow in the loop coil 14 on the basis of the electromagnetic field signal.例文帳に追加

制御回路１９は、この電磁場信号に基づいて、共振用コンデンサ選択回路１３を制御し、最大電流がループコイル１４に流れるように調整する。 - 特許庁

To provide a high frequency amplifying device in which a slope adjustment circuit is arranged in an AGC (automatic gain control) loop, and an AGC control circuit performs slope adjustment without performing a malfunction.例文帳に追加

ＡＧＣループ内にスロープ調整回路を配置でき、ＡＧＣ制御回路が誤動作することなくスロープ調整を行うことができる高周波増幅装置を提供する。 - 特許庁