「mantissa exponent」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A data converting section 100 converts an input signal into digital detection data at a predetermined period clock, and an exponent/mantissa separator 210 outputs the digital detection data while separating into mantissa data representative of the mantissa part of the detection data and exponent data representative of the exponent part of the detection data.例文帳に追加

入力信号をデータ変換部１００により所定周期クロックでデジタルの検波データに変換し、指数・仮数分離器２１０により検波データの仮数部を表す仮数データと指数部を表す指数データに分離して出力する。 - 特許庁

A transmission means 10 transmits the compressed mantissa part image data and the compressed exponent part image data.例文帳に追加

送信手段１０は、指数部圧縮画像データおよび仮数部圧縮画像データを送信する。 - 特許庁

Then the mantissa part address acquisition part 21a and a mantissa part data acquisition part 21b generates a coefficient (a) and data d1 respectively based upon the mantissa part address A to precisely find a mantissa part coefficient (k) of each mantissa address A for the exponent part data (n) for .例文帳に追加

そして、係数データ取得部２１ａ、仮数部データ２１ｂは、それぞれ、仮数部アドレスＡに基づいて係数ａ、データｄ１を生成することにより、仮数部アドレスＡ毎に、指数部データｎに対して仮数部係数ｋを精度よく求めることができる。 - 特許庁

A divisor is divided into a mantissa part and an exponent part, division is performed at the mantissa part and then only the bit shift of a power of two is performed by a bit shift circuit 5 for the calculation of the exponent part.例文帳に追加

除数を仮数部と指数部に分け、その仮数部で除算を行い、そのあとで指数部の計算を、ビットシフト回路５により２の羃乗のビットシフトのみ行う。 - 特許庁

A destination type conversion part 4 converts a computing result by the exponent/mantissa fixed-length floating point computing unit 3 into the floating point numerical format including the variable-length exponent part and mantissa part.例文帳に追加

デスティネーション型変換部４は、指数・仮数固定長形式浮動小数点演算器３による演算結果を可変長の指数部および仮数部を含んだ浮動小数点の数値形式に変換する。 - 特許庁

An exponent/mantissa fixed-length floating point computing unit 3 performs floating point operation by using the fixed-length exponent part and the mantissa part converted by the source type conversion part 0(1) and the source type conversion part 1(2).例文帳に追加

指数・仮数固定長形式浮動小数点演算器３は、ソース型変換部０（１）およびソース型変換部１（２）によって変換された固定長の指数部および仮数部を用いて浮動小数点演算を行なう。 - 特許庁

(More precisely, overflow can happen only when the maximum value of the exponent is smaller than the number of mantissa bits. 例文帳に追加

(より正確に言うと、オーバーフローは指数部の最大値が仮数部を表すビットの数より小さい場合にしか起こらない。 - JM

For the IEEE-754 standard 32-bit and 64-bit floating-point numbers the maximum value of the exponent is 128 (respectively, 1024), and the number of mantissa bits is 24 (respectively, 53). ) 例文帳に追加

IEEE-754 規格の 32 ビットと 64 ビットの浮動小数では、指数部の最大値はそれぞれ 128 と 1024 であり、仮数部のビット数はそれぞれ 24 と 53 である。 - JM

The floating point number includes a sign bit, a plurality of exponent bits, and a mantissa having an implied bit and multiple fraction bits.例文帳に追加

浮動小数点数は、符号ビット、複数の指数ビット、および暗黙の１ビットと複数の小数ビットとを有する仮数を含む。 - 特許庁

An address generation part 11 is supplied with the specified gain GT and generates exponent part data (n) and a mantissa part address A.例文帳に追加

アドレス生成部１１は、指定ゲインＧＴが供給されて指数部データｎと仮数部アドレスＡとを生成する。 - 特許庁

Input floating decimal point format data are divided into a code part, exponent part and a mantissa part by a data separation part 11.例文帳に追加

入力された浮動小数点形式のデータをデータ分離部１１で符号部、指数部、及び仮数部に分離する。 - 特許庁

The shift circuit 201 shifts the bit-combined data of an exponent qe and a mantissa qm by L toward the MSB.例文帳に追加

シフト回路２０１において、指数ｑｅと仮数ｑｍとをビット結合したデータを、ＬだけＭＳＢに向けてシフトする。 - 特許庁

Floating point data are composed of these mantissa part, exponent part and code part and a floating point computing element 14 performs the calculation of Taylor expansion.例文帳に追加

これら仮数部と指数部と符号部とによって浮動小数点データを構成し、浮動小数点演算器１４でテーラー展開の計算がなされる。 - 特許庁

In this case, the transmission means 10 transmits the compressed exponent part image data preferentially to the compressed mantissa part image data.例文帳に追加

この際、送信手段１０は、仮数部圧縮画像データよりも指数部圧縮画像データを優先して送信する。 - 特許庁

In response to a floating point instruction, the mantissa is partitioned into an integer part and a fraction part, based on the value of the exponent bits.例文帳に追加

浮動小数点命令に応答して、仮数を指数ビットに基づいて整数部と小数部に分割する。 - 特許庁

A selector 3 regards a part of the bit string of the basic coefficient Cf specified by the coefficient determination part 6 as a mantissa part Y and another part as an exponent part E, and outputs a coefficient Cx for calculation obtained by converting the mantissa part Y and the exponent part E.例文帳に追加

セレクタ３は、係数決定部６によって特定された基礎係数Ｃｆのビット列の一部を仮数部Ｙとする一方、他の一部を指数部Ｅとし、仮数部Ｙを変換して得られる演算用係数Ｃｘと指数部Ｅとを出力する。 - 特許庁

A mantissa part is stored in an U bit at a higher order side of a bit field of N bit (N≥(U+L)) with a fixed point numeric value, and an exponent part is stored in an L bit at a lower order side with an integer, when a is the mantissa part and n is the exponent part in an actual number x represented by a*(2^n).例文帳に追加

実数ｘをａ＊ （２＾ｎ）と表した時のａを仮数部、ｎを指数部としたときに、Ｎビット（Ｎ≧（Ｕ＋Ｌ））のビットフィールドの上位側のＵビットに仮数部を固定小数点数値で格納し、下位側のＬビットに指数部を整数で格納する。 - 特許庁

A mantissa truncation part 3 truncates the low order bits of a mantissa part in accordance with the magnitude of the exponent part concerning the respective components α, β, and γ of a difference vector d'n subjected to the local transformation.例文帳に追加

仮数切捨部３は、局所変換された差分ベクトルｄ'nのそれぞれの成分α，β，γに関して、指数部の大きさに応じて仮数部の下位ビットを可変に切り捨てる。 - 特許庁

The computer for division decomposes a sign and a mantissa, and an exponent from each other and calculates them separately from each other, the computer includes a computing unit for taking out the sign and the mantissa and a computing unit for taking out a difference between exponents of two numbers.例文帳に追加

符号および仮数と、指数とを分解し、２者を別々に計算する除算用の計算機において、符号および仮数を取り出す演算器と、２つの数の指数の差を取り出す演算器を設ける。 - 特許庁

Brightness of each color of RGB is represented in a floating-point format of a mantissa part of 6 bits and an exponent part of log_2(24) bits (about 4,585 bits), and a range of m*2^n-m*2^n+23 can be represented in the exponent part of log_2(24) bits.例文帳に追加

ＲＧＢの各色の明度を、仮数部６ビット、指数部ｌｏｇ_２（２４）ビット（約４．５８５ビット）の浮動小数点形式で表現し、ｌｏｇ_２（２４）ビットの指数部では、ｍ＊２^ｎ〜ｍ＊２^ｎ＋２３の範囲を表現できるようにする。 - 特許庁

In the case that a floating point arithmetic operation is a subtraction operation and an exponent difference between two operands is 0, or in the case that the floating point arithmetic operation is the subtraction operation, the exponent difference is 1 and the mantissa of the operand having a larger exponent is within the range of a predetermined number, the short path is used so as to generate the result of the floating point arithmetic operation.例文帳に追加

浮動小数点演算が減算演算であり、かつ、２つのオペランドの間の指数差が０である場合に、または、浮動小数点演算が減算演算であり、指数差が１であり、かつ、より大きい指数を有するオペランドの仮数が予め決められた数の範囲内である場合に、浮動小数点演算の結果を生じさせるためにショートパスが使用される。 - 特許庁

The logarithmic value corresponding to the mantissa data and the logarithmic value corresponding to the exponent data are added up to obtain an output logarithmic value corresponding to the amplitude of the input signal.例文帳に追加

該仮数データに対応した対数値及び該指数データに対応した対数値を合算して、前記入力信号の振幅に対応した出力対数値を得る。 - 特許庁

To maintain the arithmetic accuracy and to reduce the circuit scale of a digital integration device performing the cumulative processing of multiplied results with a multiplicand and a multiplier as a mantissa part and an exponent part.例文帳に追加

被乗数と乗数とを仮数部と指数部として乗算結果の累積処理を行うディジタル積分装置に関し、演算精度を維持して回路規模の縮小を図る。 - 特許庁

Floating point data is composed of, e.g. four bytes and has a one-bit coding part, an eight-bit exponent part and a twenty-three-bit mantissa part as its breakdown.例文帳に追加

浮動小数点データは例えば４バイトで構成され、その内訳として１ビットの符号部と、８ビットの指数部と、２３ビットの仮数部とを有する。 - 特許庁

In this case, the matrix of the integer transform coefficients is obtained by multiplying the mantissa part (Bm(QP)[i][j]) of an inverse quantization parameter and the exponent part (2^Be(QP)[i][j]) of the inverse quantization parameter by the matrix of the quantization value.例文帳に追加

ここで、整数変換係数のマトリックスは、量子化値のマトリックスに逆量子化パラメータの仮数部（Ｂｍ（ＱＰ）［ｉ］［ｊ］）と、逆量子化パラメータの指数部（２^Ｂｅ（ＱＰ）［ｉ］［ｊ］）を乗じて求められる。 - 特許庁

A source type conversion part 0(1) and a source type conversion part 1(2) convert a floating point numerical format including a variable-length exponent part and a mantissa part into the IEEE 754 standard floating point numerical format.例文帳に追加

ソース型変換部０（１）およびソース型変換部１（２）は、可変長の指数部および仮数部を含んだ浮動小数点の数値形式を、ＩＥＥＥ７５４規格の浮動小数点の数値形式に変換する。 - 特許庁

The calculation step includes an operation execution step in which an operation is executed for an integer associated with a sign, an exponent, and/or a mantissa of an effective value in a subset of the set.例文帳に追加

計算するステップは、上記セットのサブセットの実効値の符号、指数、及び／又は仮数に対応する整数に対して演算を実行するステップを含む。 - 特許庁

The mantissa part is a function periodical at a period P (P is a constant), the exponent part includes a structure of Be(QP)[i][j]=Be+QP/P by the constant P and the constant Be, and the value of the inverse quantization parameter is doubled in each period P.例文帳に追加

仮数部は周期Ｐ（Ｐは定数）で周期的な関数であり、指数部は、定数Ｐと定数ＢｅによりＢｅ（ＱＰ）［ｉ］［ｊ］＝Ｂｅ＋ＱＰ／Ｐなる構造を有し、逆量子化パラメータは周期Ｐ毎に値が二倍となる。 - 特許庁

The floating-point adder which performs addition and subtraction of two pieces of given floating-point data codes the large/small relation between data corresponding to clip coordinates and the other given data according to the results of exponent comparison and mantissa comparison between the two pieces of data which are made before the digit matching process of the mantissa parts and the signs of the two pieces of data.例文帳に追加

与えられる２つの浮動小数点データの加算および減算を行なう浮動小数点加算器において、仮数部の桁合わせ処理の前処理で行なわれる２データの指数比較および仮数比較の結果と２データの符号とに基づいて、クリップ座標に対応するデータと与えられた他方のデータとの大小関係をそれぞれコード化する。 - 特許庁

At this time, the mantissa in the Little Endian form is stored in a 1st memory word between word borders 430 and 432 and the exponent and sign are stored in a 2nd memory word between word borders 432 and 434.例文帳に追加

エンディアン制御ビットの第２状態に応じて、浮動小数点数は、仮数が完全に第１メモリワードに含まれ、符号および指数が完全に第２メモリワードに含まれるよう、リトル・エンディアン形式で第１および第２の連続するメモリワードに記憶される。 - 特許庁

A clip code is generated not by using the zero flag of addition/subtraction results and an addition/subtraction result sign, but by using the comparison results of the exponent and mantissa comparison parts found by the preprocessing, so the clip code can be generated fast without increasing the circuit scale.例文帳に追加

加減算結果による零フラグおよび加減算結果符号を用いてクリップコードを生成せず、前処理で求められる指数および仮数比較部の比較結果を用いて、クリップコードを生成するので、回路規模を増大させることなく、高速にクリップコードを生成することが可能である。 - 特許庁

A rounding digit matching circuit 17 outputs the multiplied result H of this floating point multiplier from the output D0 and D1 of an exponent part adder 13 and the output C0 and C1 of the mantissa part adder 12 with the sticky bit S, the post- rounding normalization signal G and the carry X as control signals.例文帳に追加

丸め桁合わせ回路１７は、スティッキービットＳ、および、丸め後正規化信号Ｇ、桁上がりＸを制御信号として指数部加算器１３の出力Ｄ０、および、Ｄ１と、仮数部加算器１２の出力Ｃ０、および、Ｃ１とから浮動小数点乗算器の乗算結果Ｈを出力する。 - 特許庁