「memory contention」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a cache memory system for reducing access contention in an integrated cache.例文帳に追加

統合キャッシュにおいて、アクセスの競合を減らすことができるキャッシュメモリシステムを提供する。 - 特許庁

Then, during the contention-free slot or the ATIM window, the frames whose descriptors are stored in the memory M1 are sent, followed by the frames whose descriptors are stored in the memory M2 during the contention slot.例文帳に追加

次に、競合のないスロット又はATIMウィンドウの間に、記述子がメモリM1に保存されているフレームが送信され、それに続いて競合スロットの間に、記述子がメモリM2に保存されているフレームが送信される。 - 特許庁

A packet, inputted to a buffer memory 1, is subjected to contention arbitration by a contention arbitration circuit 6 and undergoes scrambling, framing and electro/optical conversion in an input interface 2.例文帳に追加

バッファメモリ１に入力されたパケットは競合調停回路６による競合の調停が行われた後、入力インタフェース２内でスクランブル、フレーム化、電気／光変換される。 - 特許庁

To provide an apparatus for memory control capable of adjusting memory access contention by ensuring with necessary time accuracy required transfer rates to each bus master.例文帳に追加

各バスマスタに対して、要求された転送レートを必要な時間的精度で保証してメモリアクセスの競合を調停するメモリ制御装置を提供する。 - 特許庁

The period accumulation of excess periods at least about any instruction is identified as a memory contention time.例文帳に追加

そして、少なくともいずれかの命令について超過期間であった期間の累計を、メモリ競合時間として特定する。 - 特許庁

To provide a memory controller for reducing the frequency of access contention of memory access caused by a diagnostic access request and the memory access from a CPU, and for reducing the deterioration of system throughput.例文帳に追加

本発明は、診断アクセス要求によるメモリアクセスとＣＰＵのメモリアクセスとのアクセス競合の頻度を低減しシステムの処理能力の低下を軽減するメモリコントローラを提供することを目的とする。 - 特許庁

To save the memory capacity of a packet processor and also to realize smooth pipeline processing by which no access contention takes place in a common use memory between processing of different layers.例文帳に追加

パケット処理装置において、省メモリ化を行うと同時に、異レイヤ処理間で共用メモリへのアクセスの競合のない円滑なパイプライン処理を実現することを課題とする。 - 特許庁

A data contention is reported when the lock set of a certain specific shared memory location is empty and cardinality of a set of synchronous threads for the memory location is greater than 1.例文帳に追加

データ競合は、ある特定の共用メモリロケーションのロックセットが空であり、そのメモリロケーションに対する共時スレッドの集合のカーディナリティが１より大きいときに報告される。 - 特許庁

To reduce the degradation of performance due to the contention of main storage access with image memory access and to adjust memory access performance such as the main storage access and the image memory access in a system LSI and a data processing system having a memory access system of an integrated memory configuration.例文帳に追加

統合メモリ構成のメモリアクセス方式を持つシステムＬＳＩ及びデータ処理システムおいて、主記憶アクセスと画像メモリアクセスとの競合による性能低下を削減し、主記憶アクセス性能や画像メモリアクセス性能などのメモリアクセス性能の調整を行う。 - 特許庁

To provide a multiport cache memory which reduces occurrence probability of bank contention occurred when a plurality of read processings are performed simultaneously.例文帳に追加

複数の読み出し処理を同時に行う際に発生するバンク競合の発生確率を低減するマルチポートキャッシュメモリを提供する。 - 特許庁

In this memory access load distribution device, the load status of a memory is detected by an address trace mechanism equipped with a trace function for collecting the statistics of access so that the deviation/contention of memory access to be issued by each processor can be discriminated, and a memory space is exchanged (swapped) so that the latency of the memory access can be improved.例文帳に追加

各プロセッサから発行されるメモリアクセスの偏り/競合が判別できるようアクセスの統計を採取するトレース機能を備えたアドレストレース機構によりメモリの負荷状態を検出し、メモリアクセスのレイテンシを改善するようメモリ空間を交換（スワップ）する。 - 特許庁

According to the invention, for each data frame, a frame descriptor is generated, the descriptors of the data frames to be transmitted during the contention-free time slot or the ATIM window are stored in at least one memory M1 of the station, and the descriptors of the data frames to be transmitted during the contention slot are stored in a memory M2.例文帳に追加

本発明によると、データフレーム毎にフレームの記述子が生成され、競合のない時間スロット又はATIMウィンドウの間に送信されるデータフレームの記述子が、ステーションの少なくとも１つのメモリM1に保存され、競合スロットの間に送信されるデータフレームの記述子が、メモリM2に保存される。 - 特許庁

To reduce the number of access times to an arbitration circuit for preventing access contention in access to one memory that two processors share and to shorten time until the execution of memory access.例文帳に追加

２つのプロセッサが共有する１つのメモリへのアクセス競合の防止のための調停回路へのアクセス回数を減少させ、メモリアクセス実行までの時間を短縮することを目的とする。 - 特許庁

To prevent access contention from occurring between threads when a plurality of parallelly operating threads simultaneously access a shared memory.例文帳に追加

並列に動作する複数のスレッドから共有メモリに対して同時にアクセスが行われたときに、スレッド間でアクセスの競合が起こらないようにする。 - 特許庁

About every instruction executed by an operation control part OCk, a memory contention counter MCCk identifies an excess period beyond the turnaround time in which a network unit NUk of a central processing unit CPUk starts to access a memory management unit and receives a response from the memory management unit which is in the absence of contention with other central processing units.例文帳に追加

メモリ競合カウンタＭＣＣｋは、中央処理ユニットＣＰＵｋのネットワークユニットＮＵｋが、メモリ管理ユニットへのアクセスを開始してからメモリ管理ユニットより応答を受けるまでのターンアラウンドタイムのうち、他の中央処理ユニットとの競合がない場合のターンアラウンドタイムを超過している超過期間を、演算制御部ＯＣｋが実行する命令毎に特定する。 - 特許庁

To provide a technique capable of eliminating trouble which may occur in memory internal processing as well as command processing in the case of a contention between memory internal processing and command input from the outside, in a non-volatile memory.例文帳に追加

不揮発性メモリにおいて、メモリ内部処理と外部からのコマンド入力が競合した場合に、メモリ内部処理又はコマンド処理のいずれの処理において生じ得る不具合を解消することができる技術を提供する。 - 特許庁

To enable input data to avoid write and read address contention of a memory unit, independently of frame constitution or packet constitution in a clock phase transfer circuit.例文帳に追加

クロック位相乗せ換え回路において、入力データがフレーム構成やパケット構成などの構成によらず、メモリ部の書込みと読出しのアドレス競合を回避する。 - 特許庁

The bank address outputted from the address generation sections 12_O-12_N-1 are inputted to a select signal generation circuit 13 and the contention of a memory request is arbitrated and a select signal of one memory bank is outputted.例文帳に追加

セレクト信号生成回路１３は、各アドレス生成部１２_０，…，１２_Ｎ−１から出力されるバンクアドレスを入力し、メモリリクエストの競合を調停して１個のメモリバンクのセレクト信号を出力する。 - 特許庁

A data processing device comprises a data memory 418, and a non-stalling write-back control circuit 425 that, when a write instruction to write data to the data memory ends in a write error due to a cache miss or memory access contention, continues executing subsequent instructions unless they are a memory access instruction.例文帳に追加

データメモリ４１８と、該データメモリにデータを書き込む書込命令がキャッシュミス或いはメモリアクセス競合により書き込み失敗となった場合に、メモリアクセス命令ではない限り後続命令を実行し続けるノンストーリングライトバック制御回路４２５と、を備えるように構成する。 - 特許庁

A 1×1 dither processing section 1, an m×n dither processing section 2, an adaptive dither processing section 3, and an error diffusion processing section 4 use a common memory M1 and common FIFO memories M2, M3 in common and when the use of the memories is in contention, a gradation processing circuit not causing the contention is selected.例文帳に追加

１×１ディザ処理部１と、ｍ×ｎディザ処理部２と、適応ディザ処理部３と誤差拡散処理部４は共用メモリＭ１、共用ＦＩＦＯメモリＭ２，Ｍ３を共用し、また、メモリ使用が競合した場合、競合が発生しない階調処理回路を選択する。 - 特許庁

To provide an integrated circuit memory which can set safety inspection data on an output, eliminate a problem of voltage contention from output pins, and keep stable inspection data on the output pins.例文帳に追加

出力に安全検査データを設定でき、かつ出力ピンに電圧競合の問題点を有しなく、かつ出力ピンに安定な検査データを維持できる、集積回路のメモリを提供する。 - 特許庁

To provide an integrated circuit memory which allows for setup of safety inspection data for the output, eliminates a problem with voltage contention on output pins, and ensures to keep stable inspection data on output pins.例文帳に追加

出力に安全検査データを設定でき、かつ出力ピンに電圧競合の問題点を有しなく、かつ出力ピンに安定な検査データを維持できる、集積回路のメモリを提供する。 - 特許庁

To make an arbitratin means for contention, in a semiconductor storage device having a pseudo-SRAM and a flash-type memory in a multichip package (MCP) when a transmission request is made from an external CPU while internal data are transmitted.例文帳に追加

フラッシュメモリと擬似ＳＲＡＭをＭＣＰにした半導体記憶装置において、内部データ転送動作中に外部ＣＰＵから転送要求があったときの競合調停を可能とする。 - 特許庁

To provide a controller device or the like for improving usability by exactly eliminating a synchronization error that affects a product function about a line synchronization error resulting from the contention of a shared memory between a plurality of LSIs.例文帳に追加

複数ＬＳＩ間でなされる共有メモリの競合に起因したライン同期エラーに対して、製品機能に影響を及ぼす同期エラーを適確に解消し、ユーザビリティの向上を図るコントローラ装置等を提供する。 - 特許庁

Thus, a series of processing in the readout of storage data of a nonvolatile semiconductor memory is pipelined, and the access with low latency is allowed even when there is the contention of access requests from the plurality of CPUs.例文帳に追加

それにより、上記不揮発性半導体メモリの記憶データの読み出しにおける一連の処理をパイプライン化することができ、複数ＣＰＵからのアクセス要求が競合した場合にも、低レイテンシのアクセスが可能とされる。 - 特許庁

By monitoring transactions on a bus line for combining a processor with a processor or a processor with a memory, an optional transaction is generated to a specific transaction, to thereby realize easily transaction contention on the bus line.例文帳に追加

プロセッサ対プロセッサ、プロセッサ対メモリを結合する、バスライン上のトランザクションを監視することによって、特定のトランザクションに対して任意のトランザクションを発生させ、バスライン上のトランザクション競合を容易に実現する。 - 特許庁

By providing the dedicated memory 107 to store the management data 004, it is possible to avoid access contention between memory access to the transfer data 003 by the external module 104 and memory access to the management data 004 by the USB host controller 101 while sharing the transfer data 003 between the USB host controller 101 and the external module 104.例文帳に追加

管理データ００４が保存される専用メモリ１０７を設けることにより、前記ＵＳＢホストコントローラ１０１及び前記外部モジュール１０４による転送データ００３の共用を維持しつつ、前記外部モジュール１０４が転送データ００３にアクセスするメモリアクセスと、前記ＵＳＢホストコントローラ１０１が管理データ００４にアクセスするメモリアクセスとのアクセス競合を回避する。 - 特許庁