「memory interface chip」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

In a flush memory card 501 provided with a memory chip 102 and an interface LSI 106, the memory chip 102 is provided with an internal ECC circuit 104 and the interface LSI 106 is provided with an external ECC circuit 1061.例文帳に追加

メモリチップ１０２とインターフェースＬＳＩ１０６とを備えたフラッシュメモリカード５０１において、メモリチップ１０２に内部ＥＣＣ回路１０４を設け、インタフェースＬＳＩ１０６に、外部ＥＣＣ回路１０６１を設ける。 - 特許庁

MEMORY CONTROLLER AND OPERATION SWITCHING METHOD AND INTERFACE DEVICE AND SEMICONDUCTOR INTEGRATED CHIP AND RECORDING MEDIUM例文帳に追加

メモリ制御装置及び動作切替方法並びにインターフェース装置、半導体集積チップ、記録媒体 - 特許庁

An access signal generation circuit formed in a chip and to be mounted on a semiconductor device converts an external signal to a memory access signal in accordance with an interface of a first memory chip.例文帳に追加

半導体装置に実装されるチップ内に形成されるアクセス信号生成回路は、外部信号を、第１メモリチップのインタフェースに合わせたメモリアクセス信号に変換する。 - 特許庁

To secure the interchangeability of a semiconductor memory composed of a plurality of core chips and an interface chip with a conventional semiconductor memory.例文帳に追加

複数のコアチップとインターフェースチップからなる半導体記憶装置において、従来の半導体記憶装置との互換性を確保する。 - 特許庁

To provide a semiconductor memory device composed of multiple core chips and an interface chip, which can ensure compatibility with a conventional semiconductor memory device.例文帳に追加

複数のコアチップとインターフェースチップからなる半導体記憶装置において、従来の半導体記憶装置との互換性を確保する。 - 特許庁

When the computer mother board is in a "Suspend to memory" state such as an S3 state of ACPI (Advanced Configuration and Power Interface), the power-saving electronic device enables compulsory interruption of power supply to the south bridge chip and the SIO (Super Input Output) chip of the computer motherboard, so as to save power.例文帳に追加

コンピューターマザーボードがACPI(Advanced Configuration and Power Interface)のS3状態などのメモリサスペンド(Suspend to memory)状態にある時、節電電子装置は、コンピューターマザーボードのサウスブリッジチップとSIO(Super Input Output)チップの電源を強制的に切断させ、こうして電力を節減する。 - 特許庁

To facilitate switching of an I/O structure in a semiconductor memory device configured with a plurality of core chips and an interface chip.例文帳に追加

複数のコアチップとインターフェースチップからなる半導体記憶装置において、Ｉ／Ｏ構成の切り替えを容易とする。 - 特許庁

The typical integrated chip (IC) card having the display function includes a central processing unit, a volatile memory, a nonvolatile memory, a card interface and a display unit.例文帳に追加

表示機能を有する模範的な集積チップ（ＩＣ）カードは、中央処理装置、揮発性メモリ、不揮発性メモリ、カード・インターフェース、及び表示装置を含む。 - 特許庁

To provide a memory system and a memory interface which increase transmission rate by suppressing reflection and the load on a transmission line and a memory chip which can realize acceleration in operation.例文帳に追加

伝送線路上の反射及び負荷を抑制することにより伝送速度の高速化を実現するメモリシステム及びメモリインターフェース並びに高速動作が可能なメモリチップを提供する。 - 特許庁

An incorporated flash memory 14 and an ATA controller part 2 are integrated in one chip, and a controller connecting interface 20 is loaded.例文帳に追加

内蔵フラッシュメモリ１４とＡＴＡコントローラ部２とをワンチップに集積し、さらに、コントローラ接続インターフェース２０を搭載する。 - 特許庁

To provide a one chip microcomputer in corporated with an interface for an external serial memory in which the number of terminals is reduced.例文帳に追加

外部のシリアルメモリのインターフェースを内蔵した１チップマイクロコンピュータであって、端子数を削減したマイクロコンピュータを提供する。 - 特許庁

A built-in flash memory 14 and an ATA controller part 2 are integrated on a chip, and a controller connecting interface 20 is further mounted thereon.例文帳に追加

内蔵フラッシュメモリ１４とＡＴＡコントローラ部２とをワンチップに集積し、さらに、コントローラ接続インターフェース２０を搭載する。 - 特許庁

To provide a semiconductor memory device comprising a plurality of core chips and an interface chip, which allows reduction in the minimum issue interval for the refresh command.例文帳に追加

複数のコアチップとインターフェースチップからなる半導体記憶装置においてリフレッシュコマンドの最短発行間隔を短縮する。 - 特許庁

To obtain a constitution bus interconnecting protocol which provides constitution interface to a memory map register over the whole digital signal processor chip.例文帳に追加

デジタル信号プロセッサチップ全体にわたってメモリマップレジスタへの構成インターフェイスを提供する構成バス相互接続プロトコルを得る。 - 特許庁

A communicator chip 2 as an interface for connecting calculation nodes in parallel comprises: communication means 6 to 9; a DMA transfer sequencer 10; an on-chip router 11; and a memory 12.例文帳に追加

計算ノードを並列接続する際のインタフェースとなるコミュニケータチップ２は、通信手段６〜９、ＤＭＡ転送シーケンサ１０、オンチップルータ１１、およびメモリ１２を備える。 - 特許庁

A semiconductor memory device includes multiple core chips CC0 to CC7 to which chip identification information LID different from each other is assigned and an interface chip IF for controlling the core chips CC0 to CC7.例文帳に追加

互いに異なるチップ識別情報ＬＩＤが割り当てられた複数のコアチップＣＣ０〜ＣＣ７と、コアチップＣＣ０〜ＣＣ７を制御するインターフェースチップＩＦとを備える。 - 特許庁

The semiconductor memory includes the core chips CC0 to CC7 to which mutually different pieces of chip identification information LID are assigned and the interface chip IF which controls the core chips CC0 to CC7.例文帳に追加

互いに異なるチップ識別情報ＬＩＤが割り当てられた複数のコアチップＣＣ０〜ＣＣ７と、コアチップＣＣ０〜ＣＣ７を制御するインターフェースチップＩＦとを備える。 - 特許庁

This single chip computer device is provided with a chip housing 10 and a connection contacting means on the housing 10, and further, a work memory 12, a program memory 13, at least one device interface 15 and at least one bus and/or data network interface 14 are provided in the housing 10.例文帳に追加

単一チップコンピュータ装置は、チップハウジング１０、及び該ハウジング上に接続接触手段を備え、さらに前記ハウジング１０中に、作業メモリ１２、プログラムメモリ１３、少なくとも１つの機器インターフェース１５、そして少なくとも１つのバス及び／又はデータネットワークインターフェース１４を備える。 - 特許庁

An interface enables verifying of incorporating memory-macro design using a test interface, the test interface enables that an input signal from a tester of a half rate and a narrow word performs all memory macro- operation over width of a wide memory-macro input/output architecture (I/O) by comprising an on-chip test circuit being separated from a memory-macro.例文帳に追加

インターフェイスは、テストインターフェイスを用いて組込みメモリマクロ設計の検証を可能にし、該テストインターフェイスはメモリマクロと別々のオンチップテスト回路を含むことにより、ハーフレートで狭いワードのテスタからの入力信号が、広いメモリマクロ入力／出力アーキテクチャ（「Ｉ／Ｏ」）の幅をわたってすべてのメモリマクロ動作を行なうことを可能にする。 - 特許庁

To provide a network on chip (NOC) that includes integrated processor (IP) blocks, routers, memory communications controllers, and network interface controllers.例文帳に追加

統合プロセッサ（ＩＰ）・ブロック、ルータ、メモリ通信制御装置およびネットワーク・インターフェース制御装置を含むネットワーク・オン・チップ（ＮＯＣ）を提供すること。 - 特許庁

The memory elements are disposed on a multilayer array in an interface region at cross points between the side face of the conductive stripe chip on the stack and the conductive lines.例文帳に追加

記憶素子は、スタック上の電導性帯片の側面と導電線との間の交点における界面領域の多層アレイに設けられる。 - 特許庁

The interface chip IF receives address information ADD for identifying a memory cell and supplies a part thereof to the core chips CC0 to CC7 in common as chip selection information SEL for comparing with the chip identification information LID.例文帳に追加

インターフェースチップＩＦは、メモリセルを特定するためのアドレス情報ＡＤＤを受け、その一部をチップ識別情報ＬＩＤと比較するためのチップ選択情報ＳＥＬとしてコアチップＣＣ０〜ＣＣ７に共通に供給する。 - 特許庁

The interface chip IF receives address information ADD for identifying a memory cell and supplies a portion thereof to the core chips CC0 to CC7 in common as chip selection information SEL for comparison with the chip identification information LID.例文帳に追加

インターフェースチップＩＦは、メモリセルを特定するためのアドレス情報ＡＤＤを受け、その一部をチップ識別情報ＬＩＤと比較するためのチップ選択情報ＳＥＬとしてコアチップＣＣ０〜ＣＣ７に共通に供給する。 - 特許庁

A system-on-a-chip 40 includes support for a standard external interface, such as a Universal Serial Bus (USB) or IEEE 1394 interface, to which a host system such as flash memory test equipment can connect.例文帳に追加

システム・オン・チップ４０は、フラッシュメモリテスト装置などのホストシステムを接続することのできる、ユニバーサルシリアルバス（ＵＳＢ）やＩＥＥＥ１３９４インターフェースなどの標準外部インターフェースのサポートを含む。 - 特許庁

In the semiconductor memory chip (1), a frame decoder (3) for decoding the signal frames is arranged at a poststage of a receiving interface device (2), and an intermediate storage apparatus (4) is arranged between the frame decoder and a memory core (5).例文帳に追加

上記半導体メモリチップ（１）では、信号フレームを復号するフレームデコーダ（３）が受信インターフェースデバイス（２）の後段に配置され、上記フレームデコーダとメモリコア（５）間には中間記憶装置（４）が配置される。 - 特許庁

A fabric agent chip plays a part as an interface between a first memory controller on a first cell board in the computer system and another memory controller on another cell board in the computer system.例文帳に追加

ファブリックエージェントチップは、コンピュータシステムにおける第１のセルボード上の第１のメモリコントローラとコンピュータシステムにおける他のセルボード上の他のメモリコントローラとの間のインタフェースとしての役割を果たす。 - 特許庁

The selection of the flash memory to be written is decided by whether data of 'A15' in a low address is a low level or a high level, and an interface chip 4 issues an invalid command to the flash memory not to be written.例文帳に追加

書き込みを行なうフラッシュメモリの選択は、ロウアドレスにおける’Ａ１５’のデータがハイレベルかロウレベルかで判断し、書き込みを行なわないフラッシュメモリには、インタフェースチップ４が無効コマンドを発行する。 - 特許庁

This nonvolatile semiconductor memory card using a nonvolatile semiconductor memory comprises an external connecting terminal 35, a plurality of nonvolatile semiconductor memory chips 32 for storing data, one semiconductor memory chip 33 for storing directory information and a control circuit chip 34 for controlling the interface with the outside and each of the chips 32, 33.例文帳に追加

不揮発性半導体メモリを用いた不揮発性半導体メモリカードにおいて、外部接続端子３５と、データを記憶する複数個の不揮発性半導体メモリチップ３２と、ディレクトリ情報を記憶する１つの半導体メモリチップ３３と、外部とのインターフェイス及び各チップ３２，３３を制御するための制御回路チップ３４とを備えている。 - 特許庁

The two-chip/single-die switching device architecture includes an internal memory storage block on the single-die, an external memory storage interface to a double data rate synchronous dynamic random access memory (DDR SDRAM), an external memory manager, and a packet data transfer engine effecting packet data transfers between an internal memory store and the external DDR SDRAM memory.例文帳に追加

この２チップ／単一ダイの交換装置アーキテクチャは、単一ダイ上の内部記憶装置ブロック、ダブル・データ・レート・シンクロナス・ダイナミック・ランダム・アクセス・メモリ（ＤＤＲ ＳＤＲＡＭ）への外部記憶装置インタフェース、外部記憶装置マネージャ、及び内部記憶装置と外部ＤＤＲ ＳＤＲＡＭ記憶装置との間でパケット・データの転送を実行するパケット・データ転送エンジンを含む。 - 特許庁

To provide a milling device which can observe a section of an interface between different materials of a memory chip having the big size of a sample, by using a small and simple ion gun.例文帳に追加

小型で簡易なイオンガンを用いた装置で大きな試料サイズのメモリチップの材質の異なる界面の断面観察を可能とするミリング装置を提供する。 - 特許庁

The conversion chip 40 includes an interface 100 for outputting data read from the flash memory card, and a shifter 98 for receiving a data signal and a clock signal.例文帳に追加

変換チップ４０は、フラッシュメモリカードから読み出されたデータを出力するためのインタフェース１００と、データ信号及びクロック信号を受信するシフタ９８とを含む。 - 特許庁

The interface chip 120 is provided with a chip selection signal generating circuit, capable of individually activating the plurality of memory chips 110-113, on the basis of address signals supplied via the terminal CA and chip selection signals supplied via the terminal CS.例文帳に追加

インターフェースチップ１２０は、端子ＣＡを介して供給されるアドレス信号及び端子ＣＳを介して供給されるチップ選択信号に基づいて、複数のメモリチップ１１０〜１１３を個別に活性化可能なチップ選択信号発生回路を有している。 - 特許庁

To provide an interface circuit and a method for obtaining the same, in which an interface is determined by option information in the case where identical two chips for a semiconductor memory device are connected so as to face with each other for packaging as a flip chip.例文帳に追加

半導体メモリ装置の同一なチップ２個を互いに相対するように結合してフリップチップにパッケージングする場合、オプション情報によりインターフェースを決定するインターフェース回路及びその方法を提供するにある。 - 特許庁

The memory card 100 operates the operation part 18, thereby the functions of the control chip 12 and interface functions of the contact pad 16 are converted so that they may be suitable for mutually different digital devices.例文帳に追加

メモリカード１００は、操作部１８を操作することによって、コントロールチップ１２の機能と接触パッド１６のインタフェース機能とが互いに異なるデジタル機器に適するように変換される。 - 特許庁

A memory array part as a DRAM or an SRAM is provided in the package of a memory IC chip as a semiconductor memory device, and in addition to this, a plurality of interface modules corresponding to various memory types such as an SDR, a DDR, a DDR2...a DDR(n), the SRAM, a DPRAM, a FIFO are also provided.例文帳に追加

半導体メモリ装置としてのメモリＩＣチップのパッケージ内に、ＤＲＡＭ又はＳＲＡＭとしてのメモリアレイ部が設けられていることに加え、例えばＳＤＲ、ＤＤＲ、ＤＤＲ２・・・ＤＤＲ（ｎ）、ＳＲＡＭ、ＤＰＲＡＭ、ＦＩＦＯ等の各種のメモリタイプに応じた複数のインターフェースモジュールも設けられているようにする。 - 特許庁

The system includes at least one flash memory chip for storing data, at least one flash controller to control the flash memory chip comprising a DMA interface including output DMA request signals which turns active when the system is in a state executable of DMA data transfer, and at least one micro controller to make the flash memory chip and control and data signals of the flash controller active.例文帳に追加

データを格納するための少なくとも１個のフラッシュメモリチップと、フラッシュメモリチップを制御するための少なくとも１個のフラッシュコントローラであって、システムがＤＭＡデータ転送を実行できる状態になったときにアクティブになる出力ＤＭＡ ＲＥＱＵＥＳＴ信号を含むＤＭＡインタフェースを有するフラッシュコントローラと、フラッシュメモリチップと前記フラッシュコントローラの制御およびデータ信号をアクティブにするための少なくとも１個のマイクロコントローラと、を含むシステム。 - 特許庁

The core chips CC0-CC7 each output a local bank active signal MCIDT, indicative of whether at least one of a plurality of memory banks included therein is in an active state, to the interface chip IF respectively, and the interface chip IF activates a bank active signal PMCIT when at least one of local bank active signals MCIDT indicates an active state.例文帳に追加

コアチップＣＣ０〜ＣＣ７は、其々に含まれる複数のメモリバンクの少なくとも１つがアクティブ状態であるか否かを示すローカルバンクアクティブ信号ＭＣＩＤＴをインターフェースチップＩＦに其々出力し、インターフェースチップＩＦは、ローカルバンクアクティブ信号ＭＣＩＤＴの少なくとも１つが活性状態を示すときにバンクアクティブ信号ＰＭＣＩＴを活性化させる。 - 特許庁

A command protocol maps memory pages to the SDRAM interface address space, and permits a single pin compatible multi-chip package to replace an existing SDRAM in any computing device that wants to provide the flash memory, while requiring software changes to access the flash.例文帳に追加

コマンド・プロトコルは、メモリ・ページをＳＤＲＡＭインターフェース・アドレス空間にマッピングし、フラッシュ・メモリを設けることを望む計算機において、１つのピン互換マルチチップ・パッケージと既存のＳＤＲＡＭとを交換することを可能とし、フラッシュにアクセスするためのソフトウェアの変更が行われる。 - 特許庁

To provide an on-chip test interface being integrated and always enabled which is used for verifying a function of high speed incorporated memory such as a synchronous dynamic random access memory(SDRAM) enabling performing a test with an existing tester having comparatively low operation speed (therefore, low cost), or the like.例文帳に追加

既存の比較的低速度の、（よって低コストの）テスタでテストを行なうことを可能にする、シンクロナスダイナミックランダムアクセスメモリ（「ＳＤＲＡＭ」）などの高速組込みメモリの機能を検証するために用いる、統合され常に可能化されたオンチップテストインターフェイスを提供する。 - 特許庁

Switching circuits 4A and 18A disposed in a semiconductor memory chip switch the interface function of a predetermined second external connection electrode according to the state of a potential applied to a first external connection electrode by a bonding option.例文帳に追加

半導体メモリチップが備える切り換え回路（４Ａ，１８Ａ）は、ボンディングオプションにより第１の外部接続電極に印加される電位状態に応じて所定の第２の外部接続電極のインタフェース機能を切り換える。 - 特許庁

As the microcomputer chip 2C is constituted of a multi-port structure equipped with various interfaces with the external unit of the system in addition to the interface with the inside of the system, the number of terminals (pins) is much more than the memory chips 2A, 2B.例文帳に追加

マイコンチップ２Ｃは、システム内部とのインターフェイスに加えて、システム外部との各種インターフェイスを備えた多ポート構造で構成されているので、端子（ピン）の数はメモリチップ２Ａ、２Ｂに比べて遥かに多い。 - 特許庁

Thus, a function for expanding the input interface is attained, and even a memory burn-in device structure with an existing hardware facility enables chip burn-in, and thereby cost is saved on, and a convenient advantages is acquired at high speed.例文帳に追加

こうして入力インタフェース拡充の機能を達成し、既存のハードウエア設備を改修せずにメモリバーンイン装置構造でチップバーンインを可能とし、コストを節約し、快速で、便利な長所を具備するようにした。 - 特許庁

The flash memory device has an interface circuit which sequentially receives an instruction and an address in synchronization with an external system clock after predetermined, first latency from a point when a chip enable signal is activated, in reading operation, programmed operation and erasing operation of a flash memory cell array.例文帳に追加

フラッシュメモリセルアレイ、読み取り動作、プログラム動作及び消去動作時に、チップイネーブル信号が活性化される時点から所定の第１レイテンシ後に、外部システムクロックに同期して命令とアドレスとを順次に受信するインターフェース回路を備えることを特徴とするフラッシュメモリ装置。 - 特許庁

In an interface system for Serial Advanced Technology Attachment (SATA) having a fast data access function and a method for the system, a memory of the system can be extended by a user, and the memory is used as a buffer or a cache between a SATA device and a south-bridge chip.例文帳に追加

高速データアクセス機能を有するシリアルアドバンストテクノロジーアタッチメント（ＳＡＴＡ）のインターフェースシステム及びそのための方法であって、このシステムのメモリは、ユーザによって拡張されることが出来、そのメモリは、ＳＡＴＡデバイスとサウスブリッジチップ間でバッファやキャッシュとして使用される。 - 特許庁

In the memory device, an IC chip part comprises an interface part 11 for connection, address controllers 12 and 13 for setting optional address information required to store optional data in the memory device, and a sense amplifier 14 for determining whether data reproduced from a data storing part is '0' or '1'.例文帳に追加

ＩＣチップ部は、接続用インターフェース部１１、任意のデータを前記メモリ装置へ格納するために必要な任意のアドレス情報を設定するアドレス・コントローラ１２，１３、前記データ格納部から再生されたデータが‘０’か‘１’かを判別するためのセンスアンプ１４から構成される。 - 特許庁