「memory-access」に関連した英語例文の一覧と使い方(43ページ目) - Weblio英語例文検索

To reduce throughput within a processor in processing of a memory access instruction such as a vector load instruction which can access a plurality of element data stored at an address interval designated by instruction by one instruction by use of a compression memory access request.例文帳に追加

命令で指定したアドレス間隔で記憶された複数の要素データを１命令でアクセスできるベクトルロード命令のようなメモリアクセス命令を、圧縮メモリアクセスリクエストを用いて処理する場合のプロセッサ内での処理量を削減すること。 - 特許庁

A distributed memory storage access part 151 receives a request to access the file from a UAP 161, and executes access to the fragment 191 separately arranged in the physical memory area 171 of a host computer in reference to file management information 137.例文帳に追加

分散メモリストレージアクセス部１５１はＵＡＰ１６１からファイルへのアクセス要求を受け付け、ファイル管理情報１３７を参照して自ホスト計算機の物理メモリ領域１７１に断片化して配置された断片１９１へのアクセスを実行する。 - 特許庁

To provide a small scale illegal access detection circuit which can detect specified access shift from a specified memory area to the other specified memory area and has a self-reset function in the illegal access detection circuit of an in-circuit emulator.例文帳に追加

インサーキットエミュレータの不正アクセス検出回路において、ある特定メモリ領域から他の特定メモリ領域への特定のアクセス遷移を検出できると共に、セルフリセット機能を有した不正アクセス検出回路を小さい回路規模で提供する。 - 特許庁

Data such as system setting information from a main control board are written through an interface 27 for a main control board and a buffer 24 for main control access in a memory 22 for main control board access and a memory 23 for sub-control board access.例文帳に追加

メイン制御用ボードからのシステム設定情報等のデータは、メイン制御用ボード用インタフェース２７、メイン制御用ボードアクセス用バッファ２４を介して、メイン制御用ボードアクセス用メモリ２２、及びサブ制御用ボードアクセス用メモリ２３に書き込まれる。 - 特許庁

The bytes comprising the memory tiles of polygon information are arranged such that a complete tile of information is transferred in one burst-mode host memory access to minimize normal multi-line access arbitration and other typical access delays.例文帳に追加

メモリタイルのポリゴン情報を含むバイトは、完全な１タイル分の情報が、通常のマルチラインアクセスのアービトレーション及び他の典型的なアクセス遅延を最小限に抑えるために、１回のバースト方式ホストメモリアクセスで転送されるように構成される。 - 特許庁

To provide a memory access device that can modify the capability of a bus driver according to the setting of the access speed and the number of wait for a memory and halts unnecessary bus signal output at the instant of access termination for realizing optimal power consumption.例文帳に追加

最適な消費電力を実現するために、メモリのアクセススピードとウェイト数の設定に応じたバスドライバの能力を変更でき、かつアクセスが終了した時点で不要なバス信号の出力を停止させるメモリアクセス装置を提供する。 - 特許庁

The processor controller comprises; a memory access circuit for accessing a memory according to a predetermined access pattern to sequentially read data; a storage part for storing the data read by the memory access circuit which stores the data sequentially read by the memory access circuit from the memory until free space in the storage part disappears, and a processor for acquiring the data stored in the storage part.例文帳に追加

演算処理装置は、予め定められたアクセスパターンに基づいて、メモリにアクセスして、データを順次読み出すメモリアクセス回路と、前記メモリアクセス回路が読み出したデータを格納するための格納部であって、当該格納部の空き容量が無くなるまで、前記メモリアクセス回路が前記メモリからデータを順次読み出し、この読み出したデータが格納される、格納部と、前記格納部に格納されているデータを取得する、プロセッサと、を備えて構成されている。 - 特許庁

A memory access reservation control part 302 which receives an access request to a nonvolatile memory 19 provided in a process cartridge 21 integrating a photoreceptor drum, a toner or the like, is provided in an engine control part 202.例文帳に追加

感光体ドラムやトナーなどが一体化されたプロセスカートリッジ２１に設けられた不揮発性メモリ１９へのアクセス要求を受け付けるメモリアクセス予約制御部３０２をエンジン制御部２０２に設ける。 - 特許庁

To attain sure maintenance of stored data in an SRAM (Static Random Access Memory) by preventing the stored data from being destructed by a latch-up phenomenon even when a soft error occurs due to a neutron.例文帳に追加

ＳＲＡＭ（Static Random Access Memory）において、中性子によるソフトエラーが発生した場合であってもラッチアップ現象によって記憶データが破壊されることを防止して、記憶データを確実に維持できるようにする。 - 特許庁

The image pickup device includes a first nonvolatile memory (NAND flash 5) whose access for writing/reading image data is sequential, and a second nonvolatile memory (MRAM 4) whose access for writing/reading image data is random.例文帳に追加

画像データの書き込み／読み出しのアクセスがシーケンシャルな第１の不揮発メモリ（ＮＡＮＤフラッシュ５）と、画像データの書き込み／読み出しのアクセスがランダムな第２の不揮発メモリ（ＭＲＡＭ４）とを備える。 - 特許庁

To solve the problem that when one control circuit is allowed to have a memory access function necessary for each software processing, the circuit is made complicate, and therefore an operation frequency is not increased, or the number of cycles to be required for memory access is increased.例文帳に追加

ソフトウェア処理毎に必要なメモリアクセス機能を１つの制御回路に持たせると、回路が複雑化し、動作周波数が上がらないか、もしくはメモリアクセスにかかるサイクル数が増加してしまう。 - 特許庁

The memory access control section 3 reads a variety of information (quantity of remaining ink, month and year of starting using or the like) stored in nonvolatile memories 4 and 5 and stores in a RAM in the memory access control section 3.例文帳に追加

メモリアクセス制御部３は、各不揮発性メモリ４，５に格納されている各種の情報（インク残量，使用開始年月等）を読み出してメモリアクセス制御部３内のＲＡＭに格納する。 - 特許庁

The mobile device 30 stores the access key thus transmitted in a memory 330, and when a lock is released, the access key stored in the memory 330 is transmitted to the mobile-device communication control module 200.例文帳に追加

携帯機３０はこのようにして送信されたアクセスキーをメモリ３３０に記憶し、ロック解除時には、このメモリ３３０に記憶してあるアクセスキーを携帯機通信制御モジュール２００へ送信する。 - 特許庁

To improve performance while reducing a memory access cycle by increasing an access frequency in the same row address after dividing a memory holding image data of each color into strip-like regions of a burst unit of DMA.例文帳に追加

各色の画像データを保持するメモリをＤＭＡのバースト単位の短冊状の領域に分割し、同一ローアドレス内のアクセス頻度を上げることでメモリアクセスサイクルを短縮し、パフォーマンス向上を図る。 - 特許庁

A core ID-RAM 203 stores core ID for identifying the request source of a memory access request in association with each cache way of a cache block specified by a memory access request 708.例文帳に追加

コアＩＤ・ＲＡＭ２０３は、メモリアクセス要求７０８により特定されるキャッシュブロックの各キャッシュウェイに対応させて、メモリアクセス要求の要求元を識別するためのコアＩＤを記憶する。 - 特許庁

The memory access control part 3 reads various information (the residual quantity of ink, a use start data, etc.) stored in the respective nonvolatile memories 4, 5 and stores the information in an RAM in the memory access control part 3.例文帳に追加

メモリアクセス制御部３は、各不揮発性メモリ４，５に格納されている各種の情報（インク残量，使用開始年月等）を読み出してメモリアクセス制御部３内のＲＡＭに格納する。 - 特許庁

In addition, next data output is requested for the memory access control part 1001 every time data output of the time conversion means 1002, and the generation of the access to the next memory table is promoted.例文帳に追加

また、時間変換手段１００２の時間データ出力ごとにメモリアクセス制御部１００１に対して次のデータ出力を要求するとともに、次のメモリテーブルヘのアクセスの発生を促す。 - 特許庁

The memory access monitoring program sequentially records a time of the call in a recording table, and determines whether access frequency to the memory is abnormal on the basis of a time interval between before and after the recorded time information.例文帳に追加

メモリアクセス監視プログラムは呼び出された時刻を記録テーブルに順次記録し、この記録された時刻情報の前後の時間間隔に基づきメモリへのアクセス頻度が異常であるかを判定する。 - 特許庁

To provide a LAN relaying device in which adaptive differential read access control to a memory circuit is made possible so that stable memory access control and a flow control function of a line processing section as required can be applied.例文帳に追加

メモリ回路の適応差分リードアクセス制御を可能とし、安定したメモリアクセス制御及び必要に応じた回線処理部のフロー制御機能が実施可能なＬＡＮ中継装置を提供する。 - 特許庁

To provide a packet transfer controller that adopts a direct memory access transfer system and conducts another packet transfer processing when a packet storing direct memory access data is continuously transferred.例文帳に追加

直接メモリアクセス転送方式を採用し、直接メモリアクセス用データを保持するパケットを連続して転送しているとき、他のパケット転送処理を行うことができるパケット転送制御装置を提供する。 - 特許庁

To provide a memory card and an access frequency acquisition method capable of presenting the access state of a file even to a host device not having a high CPU throughput or an extensive memory area.例文帳に追加

高いＣＰＵ処理能力や広大なメモリ領域を有さないホスト機器に対しても、ファイルのアクセス状況を提示することができるメモリカード及びアクセス回数取得方法を提供する。 - 特許庁

The controller specifies a local memory address corresponding to the designation value included in the first access message, and transmits a second access message including the specified local memory address to the other two or more processors.例文帳に追加

コントローラが、その第一のアクセスメッセージに含まれる指定値に対応したローカルメモリアドレスを特定し、特定されたローカルメモリアドレスを含んだ第二のアクセスメッセージを、二以上の他のプロセッサに対して送信する。 - 特許庁

The priority order of making access to the memory means 10 is allocated to the respective data input/output means 1-4 beforehand, and they issue access requests to the memory means 10 with a prescribed time interval.例文帳に追加

前記各データ入出力手段１〜４は、メモリ手段１０に対するアクセスの優先順位を予め割り当てられ、メモリ手段１０に対するアクセス要求を所定の時間間隔で発行する。 - 特許庁

A fundamental burst length at the time of memory access for image data is limited to 2, and address control at the time of memory access is switched to the ascending order or the descending order like column addresses C0, C1, C2, C3,..., between even lines and odd lines.例文帳に追加

画像データのメモリアクセス時の基本バースト長を２に限定し、偶数ラインと奇数ラインでメモリアクセス時のアドレス制御をコラムアドレスＣ０、Ｃ１、Ｃ２、Ｃ３…などのように昇順、降順に切り替える。 - 特許庁

The memory controller receives an interrogation wave including user identification information from a tag reader, and restricts an access right in reference to access authority information stored in any memory.例文帳に追加

メモリコントローラは、タグリーダからユーザ識別情報を含む質問波を受信し、いずれかのメモリに格納されたアクセス権限情報を参照してアクセス権の制限を行うことを特徴とする無線ＩＣタグ。 - 特許庁

The CPU (14), a RAM (Random Access Memory) (15), a DMAC (Direct Memory Access Controller) 1 (16), a DMAC 2 (17), and a DMAC 3 (18) are connected to a high-speed internal bus using a simple protocol adopted by the crossbar 9×9 switch (11).例文帳に追加

ＣＰＵ（１４）、ＲＡＭ（１５）、ＤＭＡＣ１（１６）、ＤＭＡＣ２（１７）、ＤＭＡＣ３（１８）は、クロスバー９×９スイッチ（１１）が採用するプロトコルが簡単で高速な内部バスに接続されている。 - 特許庁

To provide a static random access memory with a non-volatile data holding function and its operating method, where a static random access memory is made to have the non-volatile data holding function so as to be further reduced in power consumption and manufacturing cost.例文帳に追加

不揮発データ保持機能付きスタティック・ランダム・アクセス・メモリ及びその動作方法に関し、不揮発データ保持機能を持たせることによって、さらなる低消費電力化、低価格化を実現する。 - 特許庁

Address translation circuitry is responsive to an access request to perform an address translation process to identify a physical address in the memory, and to cause an access request specifying the physical address to be issued to the memory system.例文帳に追加

アドレス変換回路は、アクセス要求に応答して、アドレス変換プロセスを実行してメモリ中の物理アドレスを識別し、メモリ・システムに対して物理アドレスを指定するアクセス要求を発行させる。 - 特許庁

Also, the page buffer circuit includes a mode control part for making easy access for both planes through a main bus in the user mode and access for both planes by the memory array controller in a memory control mode.例文帳に追加

また、ページバッファ回路は、ユーザモードにあるメインバスを通じた両プレーンへのアクセス、メモリ制御モードにあるメモリアレイコントローラによる両プレーンへのアクセスを容易にするためのモード制御部を含んでいる。 - 特許庁

To provide a data processor and a data processing method capable of preventing the occupancy time of access to a memory from being lengthened even when the priority order of the access to the memory is set.例文帳に追加

メモリに対するアクセスの優先順位が設定されたとしても、その占有時間の長大化を防止することが可能なデータ処理装置及び、データ処理方法を提供することを目的とする。 - 特許庁

To provide a data access method for a semiconductor memory and a semiconductor memory in which time setting being suitable for each operation can be performed when refresh-operation is performed independently from external access operation.例文帳に追加

外部アクセス動作とは独立してリフレッシュ動作を行なう際、各動作に適した時間設定をすることが可能な半導体記憶装置のデータアクセス方法及び半導体記憶装置を提供すること - 特許庁

To allow a memory access outputted by any one of processor units to be easily monitored by another cache by using an interconnection network, and simplify a circuit for determining a transmission destination of an access request to a memory mapped register.例文帳に追加

いずれかのプロセッサユニットが出力するメモリアクセスをインタコネクトネットワークを用いて他のキャッシュが簡単に監視でき、さらに、メモリマップドレジスタへのアクセス要求の送出先を決定する回路を簡単化する。 - 特許庁

In this case, the object memory cell is judged as an abnormal cell when memory output does not coincide with the refreshed data even when the data are written for over prescribed frequency, the data are written by using a redundant memory cell part as an alternative memory cell part and the redundant memory cell part is used for access to a defective memory cell part.例文帳に追加

この時、所定の回数以上書き込みを行っても、メモリ出力がリフレッシュデータと一致しない場合には対象メモリセルを異常セルと判定し、冗長メモリセル部を代わりのメモリセル部としてデータを書き込み、不良メモリセル部へのアクセスには冗長メモリセル部を使用する。 - 特許庁

To provide a memory control circuit to discriminate whether or not a generated memory fault is a fixed fault and the continuous operation of which is possible without stopping the operation of the memory control circuit when the memory fault is generated in the memory control circuit to control access to an external memory.例文帳に追加

外付けメモリに対するアクセス制御を行うメモリ制御回路において、メモリ障害が発生した場合、発生したメモリ障害を固定障害か否かに判別し、また、メモリ制御回路の運用を停止することなく継続運用可能となるメモリ制御回路を提供する。 - 特許庁

Upon receiving an assignment request of memory from a program 2, an OS 1 acquires a memory area to be assigned to the program 2 from a memory area 4, and lays the acquired memory area into an access prohibiting state by an MMU 3 as an inspection object memory area.例文帳に追加

プログラム２からメモリの割り当て要求を受けると，ＯＳ１は，メモリ領域４からプログラム２に割り当てるメモリ領域を獲得し，獲得したメモリ領域を検査対象メモリ領域としてＭＭＵ３によりアクセス禁止状態にする。 - 特許庁

This semiconductor memory is provided with a memory part for storing data and a memory controller for controlling access to the memory part, and the memory controller is provided with a function for outputting a dummy ID to the outside when an ID read request is input from the outside during a power-on reset period.例文帳に追加

データを記憶するメモリ部と、メモリ部に対するアクセスを制御するメモリコントローラとを有し、メモリコントローラは、パワーオンリセット期間中に外部からＩＤ読み出し要求が入力されたら、ダミーＩＤを外部に出力する機能を有する。 - 特許庁

To perform discrimination of access for a memory cell or a memory cell region in which write-in or read-out cannot be performed normally and replacement of this memory cell or memory cell region at a minimum cost and at maximum speed.例文帳に追加

正常に書き込みまたは読み出しできないメモリセルまたはメモリセル領域へのアクセスの識別と、このメモリセルまたはメモリセル領域の置換を最小のコストと最大の速度で処理できるようにすることである。 - 特許庁

The memory control device includes two memory control circuits, and respective signals required for memory access are compared by a self-diagnosis function, whereby an failure in the memory control device is early detected to improve the safety.例文帳に追加

メモリ制御装置においてメモリ制御回路を二つ設けて、自己診断機能により各々のメモリアクセスに必要な信号を比較し、メモリ制御装置内の異常を早期に検出して安全性を向上させる。 - 特許庁

To reduce, in a flash memory system, the number of data transfer operations and data writing operations from a buffer within a memory controller to a flash memory without interfering with access to the flash memory by a host system.例文帳に追加

フラッシュメモリシステムにおいて、ホストシステムによるフラッシュメモリへのアクセスに支障を来たさずに、メモリコントローラ内のバッファからフラッシュメモリへのデータ転送動作及びフラッシュメモリへのデータ書込み動作の実行回数を減らす。 - 特許庁

By generating the third address based on the first address, the second address and the allocation information for each of the first memory and second memory, the access efficiency of the semiconductor memory can be improved, and the performance of the memory system can be improved.例文帳に追加

第１および第２メモリ毎に、第１アドレス、第２アドレスおよび割付情報に基づいて第３アドレスを生成することで、半導体メモリのアクセス効率を向上でき、メモリシステムの性能を向上できる。 - 特許庁

A data processing system includes one or more processing cores, a system memory having a plurality of rows of data storage apparatuses, and a memory controller which controls an access to the system memory and performs supplier-based memory speculation.例文帳に追加

データ処理システムは、１つまたは複数の処理コアと、複数行のデータ記憶装置を有するシステム・メモリと、システム・メモリに対するアクセスを制御しかつ供給者ベースのメモリ・スペキュレーションを遂行するメモリ・コントローラとを含む。 - 特許庁

A memory controller 3 is provided with a transaction control part 10 capable of independent control for each accepted transaction and at the time point of enabling control for each transaction, a memory access request to a main memory 4 is outputted to a memory control part 11.例文帳に追加

受け付けたトランザクション毎に独立した制御を行えるトランザクション制御部１０を設け、各トランザクション毎に、可能になった時点で、主記憶４へのメモリアクセス要求を、メモリ制御部１１に出力する。 - 特許庁

To provide a nonvolatile memory made of memory cells accessible in units of a byte and permitting ECC processing in units of an optimal data size for required access, a memory controller, a nonvolatile memory accessing method, and a program.例文帳に追加

メモリセルとしてバイト単位のアクセスが可能であり、求められるアクセスに対して最適な単位でＥＣＣ処理を行うことが可能な不揮発性メモリ、メモリコントローラ、不揮発性メモリのアクセス方法、およびプログラムを提供する。 - 特許庁

An access monitor means monitors an access to a predetermined memory region and a detection signal generation means generates an unauthorized detection signal indicating the presence of an unauthorized access based on the monitoring result of the access monitor means and access information.例文帳に追加

アクセス監視手段は、所定のメモリ領域へのアクセスを監視し、検知信号発生手段は、アクセス監視手段の監視結果とアクセス情報とに基づいて不正アクセスがある旨を示す不正検知信号を発生する不正アクセス監視装置、ＩＣカード、不正アクセス監視方法を提供する。 - 特許庁

By an operation control circuit, a first access operation is carried out when an enable signal receives an initial access command during activation, and a second access operation is carried out, which accesses to a memory core in the time shorter than that of the first access operation when the enable signal receives a next access command during activation.例文帳に追加

動作制御回路は、イネーブル信号が活性化中に最初のアクセスコマンドを受けたときに第１アクセス動作を行い、イネーブル信号が活性化中に次のアクセスコマンドを受けたときに第１アクセス動作より短い時間でメモリコアにアクセスする第２アクセス動作を行う。 - 特許庁