「memory-array」に関連した英語例文の一覧と使い方(27ページ目) - Weblio英語例文検索

To provide a MRAM memory cell array in which writing having high stability and reliability is realized suppressing a semi-selection error of the memory cell to the minimum.例文帳に追加

メモリセルの半選択エラーを最小限に抑えつつ、安定性および信頼性の高い書き込みを実現したＭＲＡＭメモリセルアレイを提供すること。 - 特許庁

After data has been written into a memory cell array in response to an internal address signal, read data from each memory cell is compared with expectation value data.例文帳に追加

内部アドレス信号に応じて、メモリセルアレイにデータの書込みを行なった後、読出動作において、各メモリセルからの読出データと期待値データの比較を行なう。 - 特許庁

To provide a non-volatile semiconductor memory provided with a constitution by which a leak current is prevented in a virtual grounding memory array.例文帳に追加

本発明は、仮想接地メモリアレイにおいてリーク電流を防ぐ構成を備えた不揮発性半導体記憶装置を提供することを目的とする。 - 特許庁

As the MOS transistors Q3, Q4, Q5, and Q6 disposed in the end region of the memory array region 10, the same vertical transistors with the memory cells are used.例文帳に追加

メモリセルアレイ領域１０の端部領域に配置されるＭＯＳトランジスタＱ３、Ｑ４、Ｑ５、Ｑ６は、メモリセルと同じ縦型トランジスタが用いられている。 - 特許庁

The device has a memory cell array having a plurality of CMOS static type memory cells provided at the intersections of a plurality of word lines and a plurality of complementary bit lines.例文帳に追加

複数のワード線と複数の相補ビット線の交差部に設けられた複数のＣＭＯＳスタティック型メモリセルを有するメモリセルアレイを有する。 - 特許庁

This information store device (110) is provided with an array (112) consisting of magnetic memory elements (114) and a plurality of heating elements (120b) for the memory elements (114).例文帳に追加

磁性メモリ素子（１１４）からなるアレイ（１１２）と、前記メモリ素子（１１４）のための複数の加熱素子（１２０ｂ）とを備える情報記憶装置（１１０）。 - 特許庁

A control circuit makes voltage VRESET+N*Vα change based on a position of selection memory cells MC10-MC13 in the memory cell array MA.例文帳に追加

制御回路は、電圧ＶＲＥＳＥＴ＋Ｎ＊ＶαをメモリセルアレイＭＡ内での選択メモリセルＭＣ１０〜ＭＣ１３の位置に基づいて変化させる。 - 特許庁

MTJ memory cells 11 and 12 having layout in which cells are reversed mutually along the Y direction on a memory array 2 are arranged every other row.例文帳に追加

メモリアレイ２上において、Ｙ方向に沿って互いに反転されたレイアウトを有するＭＴＪメモリセル１１および１２が１行おきに配置される。 - 特許庁

The magnetic tunnel junction(MTJ) device can be used as a magnetic field sensor in a magnetic disk drive or as a memory cell in a magnetic random access memory(MRAM) array.例文帳に追加

磁気トンネル接合（ＭＴＪ）装置は、磁気ディスク・ドライブ内の磁界センサとして、または 磁気ランダム・アクセス（ＭＲＡＭ）アレイ内のメモリ・セルとして使用可能である。 - 特許庁

Also, memory cells in each memory cell array Way0 and Way1 are arranged so that the same addresses are positioned at the same position in the column direction.例文帳に追加

また、各メモリセルアレイＷａｙ０及びＷａｙ１内のメモリセルは、同一のアドレスがカラム方向において同一の位置にあるように配列されている。 - 特許庁

To further reduce the layout area of a memory array in a parallel arithmetic processing device incorporated in a memory for executing arithmetic processing in parallel by a single instruction.例文帳に追加

単一命令で並列に演算処理を実行するメモリ内蔵並列演算処理装置においてメモリアレイのレイアウト面積をさらに低減する。 - 特許庁

To provide a memory apparatus which can suppress the decrease of readout margin due to fluctuation in reference potential while reducing the area of a memory cell array.例文帳に追加

メモリセルアレイの面積を縮小しながら、リファレンス電位の変動に起因する読み出しマージンの減少を抑制することが可能なメモリ装置を提供する。 - 特許庁

A dummy region having a dummy bit line set to a prescribed voltage at least in the operation of the memory cell array is formed between memory regions.例文帳に追加

メモリ領域の間には、少なくともメモリセルアレイの動作時に所定の電圧に設定されるダミービット線を有するダミー領域が形成されている。 - 特許庁

To suppress an increase of an area of a memory cell array while selectively achieving both a 1T1C system and a 2T2C system in one ferroelectric memory.例文帳に追加

１つの強誘電体メモリにおいて、１Ｔ１Ｃ方式、２Ｔ２Ｃ方式の両方を選択的に実現しつつ、メモリセルアレイの面積増加を抑制する。 - 特許庁

This semiconductor memory 5 has an interface 10, a memory cell array 11, a YUV-RGB conversion circuit 121, an α blend circuit 122 and a control circuit 124.例文帳に追加

半導体メモリ５は、インタフェース１０、メモリセルアレイ１１、ＹＵＶ−ＲＧＢ変換回路１２１、αブレンド回路１２２および制御回路１２４を有する。 - 特許庁

To provide a semiconductor memory device for which the timing control can be facilitated and a layout size is reduced by arranging a word line drivers at one side of a memory cell array.例文帳に追加

メモリセルアレイの片側にワード線ドライバを配置して、タイミング制御を容易にし、また、レイアウトサイズを小さくする半導体記憶装置を提供するものである。 - 特許庁

A memory cell array is provided with one common line (CL<0>-CL<1>) per two bit lines (BL<0>-BL<3>) and a memory cell of an adjacent column shares the common line.例文帳に追加

メモリセルアレイにおいて、２つのビット線（ＢＬ＜０＞−ＢＬ＜３＞）あたり１つのコモン線（ＣＬ＜０＞−ＣＬ＜１＞）を設け、隣接列のメモリセルでコモン線を共有する。 - 特許庁

A memory cell array block 310 of the MRAM 300 is arrayed with a plurality of magnetic memory cells 311 at the intersection points of word lines, digit lines and bit lines.例文帳に追加

ＭＲＡＭ３００の、メモリセルアレイブロック３１０には、ワードライン、デジットライン、及びビットラインの交差点に複数個の磁気メモリセル３１１が配列される。 - 特許庁

To provide a non-volatile memory device which includes a three-dimensional cross-point variable resistance memory array, having common connections for common bit line, common word line etc.例文帳に追加

共用ビット線や共用ワード線等の共用接続を備える３次元クロスポイント型可変抵抗メモリアレイを備えた不揮発性記憶装置を提供する。 - 特許庁

In this address converting circuit 23, a memory array is divided into a test program region 32 and a memory region 31 to be tested in accordance with the control signal for test.例文帳に追加

このアドレス変換回路２３は、テスト用制御信号に応じて、メモリアレイがテストプログラム領域３２とテスト対象メモリ領域３１とに分割される。 - 特許庁

After data has been written in a memory cell array according to an internal address signal, in read-out operation, read-out data from each memory cell is compared with expected value data.例文帳に追加

内部アドレス信号に応じて、メモリセルアレイにデータの書込みを行なった後、読出動作において、各メモリセルからの読出データと期待値データの比較を行なう。 - 特許庁

An oblique line is a region used as one memory cell, and the memory cells, not shown, are integrated in an array form with the oblique line formed as a unit region.例文帳に追加

斜線部が１つのメモリセルに使われる領域であって、この斜線部領域を単位領域としてアレイ状にメモリセル（図示せず）が集積される。 - 特許庁

A memory array 1 is constituted so that memory cells capable of storing a plurality of bit data are arranged in a matrix state along a plurality of bit lines and a plurality of word lines.例文帳に追加

メモリセルアレイ１は、複数ビットデータを記憶可能なメモリセルを複数のビット線及び複数のワード線に沿ってマトリクス状に配置されて構成される。 - 特許庁

A memory cell used for a memory cell array 27 is not made to be in an over erasure state even if applying an erasing pulse to a first cell for 300 ms is performed four times.例文帳に追加

メモリセルアレイ２７に用いられるメモリセルは、ファーストセルに３００ms間の消去パルス印加を４回行ってもオーバーイレース状態にはならない。 - 特許庁

A two-dimension crossbar switch 490 links many digital buses to a memory bank array so that many digital buses 500 may simultaneously access memory banks which are different from one another.例文帳に追加

２次元クロスバースイッチ（４９０）は多数のデジタルバス（５００）が互いに異なるメモリバンクを同時にアクセスできるようにデジタルバスとメモリバンクアレイとを連結する。 - 特許庁

To provide a semiconductor memory device which enables high processing speed when set operation, reset operation, of read operation is executed for a memory cell array.例文帳に追加

メモリセルアレイに対しセット動作、リセット動作又はリード動作を実行する際に、処理速度を高速化することのできる半導体記憶装置を提供する。 - 特許庁

In a file storage type nonvolatile semiconductor memory device, a memory cell array region 200 is divided in the column direction A, and has a plurality of sector regions 210.例文帳に追加

ファイルストレージ型不揮発性半導体記憶装置は、メモリセルアレイ領域２００が列方向Ａで分割され、複数のセクタ領域２１０を有する。 - 特許庁

To provide a non-volatile semiconductor memory equipped with an erasion voltage control circuit in which the area occupancy rate of a memory cell array is never reduced.例文帳に追加

メモリセルアレイの面積占有率を低下させることのない消去電圧制御回路を備えた不揮発性半導体記憶装置を提供する。 - 特許庁

To surely detect a defect of power source current at the standby time of a data processing section in a semiconductor memory having a memory array and the data processing section.例文帳に追加

メモリアレイおよびデータ処理部を有する半導体記憶装置としてデータ処理部の待機時電源電流不良を確実に検出可能にする。 - 特許庁

To provide a thin sheet of anisotropic semiconductor material that is put between a column line and a row line of a two-dimensional memory array of a cross point diode memory layer.例文帳に追加

クロスポイントダイオードメモリ層の２次元メモリアレイの行線と列線との間に挟着することができる異方性半導体材料の薄シートを提供する。 - 特許庁

To provide a semiconductor memory device capable of appropriately controlling the determination timing of a signal voltage in a hierarchical memory cell array, thereby reducing power consumption.例文帳に追加

階層化メモリセルアレイにおける信号電圧の判定タイミングを適切に制御して消費電力を低減可能な半導体記憶装置を提供する。 - 特許庁

Thereby, since the plurality of memory cell array blocks in which the twisted bitline is arranged share one redundancy circuit, the chip area of the memory apparatus is not extended.例文帳に追加

これにより、ツイストされたビットラインが配列された複数のメモリセルアレイブロックが、一つの冗長回路を共有するためにメモリ装置のチップ面積を広げない。 - 特許庁

To realize quick operation and power conservation, without the enlarging layout of a semiconductor memory device having a memory cell array of a large capacity.例文帳に追加

大容量のメモリセルアレイを持つ半導体記憶装置において、レイアウトサイズを大きくすることなく、動作の高速化と消費電力の低減とを実現する。 - 特許庁

This memory cell array has a plurality of memory transistors, formed on a semiconductor thin-film STF which is formed on a layer insulating layer INT1.例文帳に追加

このメモリセルアレイが、層間絶縁層ＩＮＴ１上に形成された半導体薄膜ＳＴＦに形成された複数のメモリトランジスタを有している。 - 特許庁

A second bit SB of the multi-bit data is programmed in one of the plurality of memory cells in the memory cell array by utilizing data inversion, from the storage unit.例文帳に追加

マルチ-ビットデータの第２ビットＳＢは、記憶ユニットからデータ反転を利用してメモリーセルアレイ内の複数のメモリーセルの中に１つにプログラムされる。 - 特許庁

A reading margin of data held in the ferroelectric holding circuit is larger than a reading margin of data held in a ferroelectric memory cell in a memory array.例文帳に追加

強誘電体保持回路に保持されているデータの読み出しマージンは、メモリアレイ内の強誘電体メモリセルに保持されているデータの読み出しマージンより大きい。 - 特許庁

A P channel type amplifier P_chAMP1 and memory cells constituting a memory cell array MCA1 are connected to the pair of bit lines BL1 and XBL1.例文帳に追加

ビット線対ＢＬ１及びＸＢＬ１には、Ｐチャネル型アンプＰ_ｃｈＡＭＰ１と、メモリセルアレイＭＣＡ１を構成するメモリセルとが接続されている。 - 特許庁

To increase utilizable memory capacity by utilizing the conventional dummy array in a semiconductor memory device having open bit line structure for data storage.例文帳に追加

開放ビット線構造を持つ半導体記憶装置における従来のダミーアレイをデータ記憶に活用し、以て利用可能なメモリ容量を増大させる。 - 特許庁

To provide a semiconductor memory device having a control circuit which can drive selectively wiring connected to a memory cell array with more simple constitution.例文帳に追加

より簡易な構成でメモリセルアレイに接続された配線を選択駆動することのできる制御回路を有する半導体記憶装置を提供する。 - 特許庁

A memory cell array 1 is connected to word lines WL and a bit line BL and constituted so that a plurality of serially connected memory cells are arranged in matrix.例文帳に追加

メモリセルアレイ１は、ワード線ＷＬ、及びビット線ＢＬに接続され、直列接続された複数のメモリセルがマトリックス状に配置されて構成されている。 - 特許庁

In a memory cell array 1, a plurality of memory cells storing a plurality of bits are connected to a plurality of word lines and a plurality of bit lines, and they are arranged in a matrix state.例文帳に追加

メモリセルアレイ１は、複数のビットを記憶する複数のメモリセルが複数のワード線及び複数のビット線に接続され、マトリックス状に配置されている。 - 特許庁

MAGNETIC TUNNEL JUNCTION TYPE MAGNETIC RANDOM ACCESS MEMORY CELL AND METHOD OF MANUFACTURING THE SAME, AND MAGNETIC TUNNEL JUNCTION TYPE MAGNETIC RANDOM ACCESS MEMORY CELL ARRAY AND METHOD OF MANUFACTURING THE SAME例文帳に追加

磁気トンネル接合型磁気ランダムアクセスメモリセルおよびその製造方法、ならびに磁気トンネル接合型磁気ランダムアクセスメモリセルアレイおよびその製造方法 - 特許庁

A semiconductor memory device includes a memory cell array region A formed in a p-type well 1 where a plurality of memory cells are arranged in a matrix, a plurality of word lines 13 for commonly connecting memory cells aligned in the same row, and a protective diode region B formed in the p-well 1 to be separated from the memory cell array region A.例文帳に追加

半導体記憶装置は、Ｐ型ウェル１に形成され、複数のメモリセルが行列状に配置されたメモリセルアレイ領域Ａと、複数のメモリセルのうち同一の行に並ぶメモリセル同士を共通に接続する複数のワード線１３と、Ｐ型ウェル１にメモリセルアレイ領域Ａと分離して形成された保護ダイオード領域Ｂとを有している。 - 特許庁

The resistance change memory device has: a cell array in which memory cells which store resistance values set reversibly as data are arranged; a sense amplifier which reads data of a selected memory cell of the cell array; and a voltage generation circuit which generates a voltage pulse for converging a resistance status of the selected memory cell according to data after reading data of the selected memory cell.例文帳に追加

抵抗変化メモリ装置は、可逆的に設定される抵抗値をデータとして記憶するメモリセルが配列されたセルアレイと、前記セルアレイの選択メモリセルのデータを読み出すセンスアンプと、前記選択メモリセルのデータ読み出し後、前記選択メモリセルの抵抗状態を収束させるための電圧パルスをデータに応じて発生する電圧発生回路とを有する。 - 特許庁

To prevent a write-in voltage from being output to a memory cell array in which a write-in operation is finished by discriminating verify-read data for every array when the data to be batch written straddle over a plurality of memory cell arrays.例文帳に追加

一括で書き込むデータが複数のメモリセルアレイにまたがっている場合に、アレイ毎にベリファイ読み出しデータを判定し、書き込みが終了したメモリセルアレイに対して書き込み電圧を出力しないようにする。 - 特許庁