「memory-array」に関連した英語例文の一覧と使い方(25ページ目) - Weblio英語例文検索

The nonvolatile semiconductor memory in the embodiment has a controller for determining whether data erasure to a plurality of memory cells in a memory cell array is conducted per block or per page.例文帳に追加

実施形態の不揮発性半導体メモリは、メモリセルアレイ内の複数のメモリセルに対するデータ消去をブロック消去とするか又はページ消去とするかを決定するコントローラを備える。 - 特許庁

The semiconductor storage device includes: a subarray 11 having a plurality of memory cells 12, each of which has a pair of memory nodes which are complementary to each other; and a memory cell array having the plurality of subarrays 11.例文帳に追加

半導体記憶装置は、互いに相補な関係にある一対の記憶ノードを有するメモリセル１２を複数有するサブアレイ１１と、サブアレイ１１を複数有するメモリセルアレイを備える。 - 特許庁

To provide a semiconductor memory device capable of properly storing inverted data so as to effectively reduce a memory cell current without an increases in area of a memory cell array.例文帳に追加

メモリセルアレイの面積の増加を伴うことなく、メモリセル電流が有効に低減するように反転データを適切に記憶することが可能な半導体記憶装置を提供すること。 - 特許庁

It is characterized in that a logic circuit for compressing and expanding data arranged between a memory array in a semiconductor memory and an I/O circuit is integrated on a memory LSI with one chip.例文帳に追加

半導体メモリにおけるメモリアレーと、Ｉ／Ｏ回路との間に介在するデータ圧縮伸張のための論理回路をメモリＬＳＩ上にワンチップ集積した点を特徴とする。 - 特許庁

The ferroelectric memory includes a memory cell array where a plurality of memory cells with a ferroelectric capacitor are arranged, the plurality of word lines, the plurality of plate lines, and a plurality of word line driving circuits.例文帳に追加

強誘電体メモリは、強誘電体キャパシタを有する複数のメモリセルが配置されるメモリセルアレイと、複数のワード線と、複数のプレート線と、複数のワード線駆動回路を含む。 - 特許庁

Data update of a flash memory in the memory card is performed by sequentially and alternately performing recording of data parts D divided to eights of a secondary block SB and a primary block PB provided in a memory array.例文帳に追加

メモリカードにおけるフラッシュメモリのデータ更新は、メモリアレイに設けられたセカンダリブロックＳＢとプライマリブロックＰＢとの８つに分割されたデータ部Ｄを順次、交互に追記する。 - 特許庁

UNIT CELL OF MULTIBIT NONVOLATILE MEMORY ELEMENT, OPERATING METHOD OF MULTIBIT NONVOLATILE MEMORY ELEMENT USING IT, ITS MANUFACTURING METHOD, AND NAND CELL ARRAY OF MULTIBIT NONVOLATILE MEMORY ELEMENT例文帳に追加

マルチビット不揮発性メモリ素子の単位セル、これを用いたマルチビット不揮発性メモリ素子の動作方法、及びその製造方法、並びにマルチビット不揮発性メモリ素子のＮＡＮＤセルアレイ - 特許庁

To provide a thin film magnetic storage device in which area of a circuit band driving signal lines or the like of each memory block is reduced when a memory array is divided into a plurality of memory blocks.例文帳に追加

メモリアレイを複数のメモリブロックに分割した場合において、各メモリブロックの信号線等を駆動する回路帯の面積を縮小する薄膜磁性体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory that constitute a layered memory cell array and can contain memory cells arranged at high density and can prevent the reduction of working speed that may be caused by an increased bit line resistance.例文帳に追加

階層化されたメモリセルアレイを構成し、メモリセルを高密度に配置可能でビット線抵抗の増大に起因する動作速度の低下を防止可能な半導体記憶装置を提供する。 - 特許庁

Then, access to the address of a memory array 201 designated by the counter value of an address counter 202 is executed.例文帳に追加

アドレスカウンタ２０２のカウンタ値によって指定されるメモリアレイ２０１のアドレスにアクセスが実行される。 - 特許庁

To provide a small-signal and low-power read-data bus driver for an integrated circuit device incorporated with a memory array.例文帳に追加

メモリアレイを組込む集積回路装置のための小信号、ローパワーのリードデータバスドライバを提供する。 - 特許庁

This digital signal processor is provided with an NOP control field in each instruction word stored in a program memory array circuit 130.例文帳に追加

プログラムメモリアレイ回路１３０に記憶される各命令語におけるＮＯＰ制御フィールドを設ける。 - 特許庁

Next the data of a page size recorded at a prescribed address of a memory cell array 221 is read to a sense amplifier 223.例文帳に追加

次にメモリセルアレイ２２１の所定のアドレスに記録されたページ単位のデータをセンスアンプ２２３に読み出す。 - 特許庁

The second portion is used for storing configuration data for changing physical operation of the memory array.例文帳に追加

第２の部分は、メモリアレイの物理的動作を変更するための設定データを格納するのに用いられる。 - 特許庁

To increase data input/output speed under environment in which speed of a memory cell array access clock is restricted.例文帳に追加

メモリセルアレイアクセスクロックの速度が制限される環境下でデータ入出力速度を増加させること。 - 特許庁

In a semiconductor device 1, a memory cell array 20 is divided into four blocks, that is, blocks A-D.例文帳に追加

半導体装置１は、メモリセルアレイ２０が四つのブロック、すなわち、ブロックＡ〜Ｄに分割されている。 - 特許庁

To reduce manufacturing cost of a mask ROM by preventing an increase in area of a memory cell array region of the mask ROM.例文帳に追加

マスクＲＯＭのメモリセルアレイ領域の面積増加を防ぎ、製造コストの低減を実現する。 - 特許庁

To provide a large-capacity and inexpensive memory cell array of a nonvolatile variable-resistance element excelling in current controllability.例文帳に追加

電流制御性に優れ、大容量で安価な不揮発性可変抵抗素子のメモリセルアレイを実現する。 - 特許庁

A memory cell array operates at a low frequency being one-eighth of an actual data output frequency.例文帳に追加

メモリセルアレイの動作としては、実際のデータ出力周波数の８分の１の低い周波数で動作する。 - 特許庁

The reference cell is the same as a memory cell of the array and used for generating reference voltage for a reference bit line.例文帳に追加

基準セルはアレイのメモリセルと同一で、基準ビット線用基準電圧の生成に用いられる。 - 特許庁

The memory cell array MCA is arranged in the 2nd region and composed of cells having MTJ elements.例文帳に追加

メモリセルアレイＭＣＡは、第２領域内に配設され、ＭＴＪ素子を有する複数のセルから構成される。 - 特許庁

Each of the reading selection gates 65 is disposed outside from the bit line driver 50 for the memory cell array 10.例文帳に追加

読出選択ゲート６５は、メモリセルアレイ１０に対して、ビット線ドライバ５０よりも外側に配置される。 - 特許庁

To provide a semiconductor memory which can relieve a defective bit without having a redundant cell array.例文帳に追加

冗長セルアレイを有することなく不良ビットを救済可能にした半導体メモリを提供する。 - 特許庁

A OR circuit 70 takes OR of inputted plural fail data and outputs them to the memory array 16.例文帳に追加

ＯＲ回路７０は、入力された複数のフェイルデータのＯＲをとり、メモリアレイ１６に出力する。 - 特許庁

To propose a memory array in which a coupling noise can be prevented to generate in a cell plate voltage line.例文帳に追加

セルプレート電圧線にカップリングノイズが発生するのを回避することのできるメモリアレイを提案する。 - 特許庁

The spare memory cell array 11 is classified at least into a first area SP1 and second area SP2.例文帳に追加

スペアメモリセルアレイ１１は少なくとも第１領域ＳＰ１および第２領域ＳＰ２に区分けされる。 - 特許庁

A pad column where a plurality of the pads are arranged is arranged at one side of the bit line direction of the memory cell array.例文帳に追加

複数のパッドが配列されたパッド列は、メモリセルアレイのビット線方向一方側に配置されている。 - 特許庁

To provide an array of floating gate memory cells having a trench formed in the surface of a semiconductor substrate.例文帳に追加

半導体基板の表面内にトレンチが形成されている浮動ゲート式メモリセルのアレイを提供する。 - 特許庁

To widen limit of scale of an MRAM memory cell array by reducing substantially capacity of word lines and bit lines.例文帳に追加

ワード線、ビット線の容量を実質的に低減してＭＲＡＭメモリセルアレイの規模の限界を広げる。 - 特許庁

Registers (20, 22, 30, 32) are disposed to four sides of a rectangular dynamic random access memory cell array (1), respectively.例文帳に追加

矩形状のダイナミック・ランダム・アクセス・メモリセルアレイ（１）の４辺それぞれにレジスタ（２０，２２，３０，３２）を配置する。 - 特許庁

NONVOLATILE FLOATING GATE MEMORY CELL HAVING FLOATING GATE FORMED IN RECESS, ITS ARRAY AND FABRICATING METHOD例文帳に追加

窪み中に形成された浮遊ゲートを持つ不揮発性浮遊ゲート・メモリセル及びその配列及び製造方法 - 特許庁

To overcome problems relating to the short-circuited SDT junction device in the resistive cell cross memory array.例文帳に追加

抵抗性セル交差点メモリアレイにおいて短絡したSDT接合素子に関連した問題を克服すること。 - 特許庁

To provide a radio frequency identification transponder provided with a power supply and a dynamic memory array which stores data.例文帳に追加

電源とデータを記憶するダイナミック・メモリ・アレイとを備えた無線周波数識別トランスポンダを提供する。 - 特許庁

To store a data pattern even in semiconductor memory cell array having complex shape at high speed and highly efficiently.例文帳に追加

複雑な形状を持つ半導体メモリ記憶セル・アレイにもデータ・パターンを高速かつ高効率で記憶する。 - 特許庁

That is, the shield wirings 24 are formed on a memory cell array area in which the wirings 21 are not formed.例文帳に追加

すなわち、シールド配線２４は配線２１が形成されていないメモリセルアレイ領域上に形成される。 - 特許庁

At the time, voltage output ends of the word line and memory array substrate are driven respectively to a ground potential.例文帳に追加

このとき、ワード線及びメモリアレイ基板電圧の電圧出力端をそれぞれ接地電位にドライブする。 - 特許庁

To obtain a cross point type resistor memory array in which resistor memories are completely insulated from each other and self-aligned.例文帳に追加

各抵抗メモリが完全に絶縁され、かつ自己整合するクロスポイント型抵抗メモリアレイを実現する。 - 特許庁

Write prohibition data to the memory cell array are selectively stored in the storing part in a setting mode.例文帳に追加

この記憶部には、設定モードにおいて、メモリセルアレイに対する書き込み禁止データが選択的に記憶される。 - 特許庁

The data storage device (22) includes a cross-point memory array (25) formed on a dielectric substrate material (50).例文帳に追加

誘電体基板材料(50)上に形成される交点メモリアレイ(25)を含むデータ記憶装置(22)が開示される。 - 特許庁

In addition, one redundant memory cell array region SR0 can be connected also to a paired global I/O G-I/O which corresponds to any of the regular memory cell array regions NR0, NR1 via a multiplexer 618, in such a way that it can be replaced by any of the two regular memory cell array regions NR0, NR1.例文帳に追加

さらに、１つの冗長メモリセル列領域ＳＲ０は、２つの正規なメモリセル列領域ＮＲ０およびＮＲ１のいずれとも置換可能となるように、マルチプレクサ６１８を介して、正規のメモリセル列領域ＮＲ０およびＮＲ１のいずれに対応したグローバルＩ／Ｏ線対Ｇ−Ｉ／Ｏへも接続可能である。 - 特許庁

A bit line BL of a memory cell array 11 is selected by a column gate 12, and connected to a sense amplifier 13.例文帳に追加

メモリセルアレイ１１のビット線ＢＬはカラムゲート１２により選択されてセンスアンプ１３に接続される。 - 特許庁

To provide a static/random/access/memory (SRAM) including a plurality of SRAM cells arranged in an array state.例文帳に追加

アレイに配列された複数のＳＲＡＭセルを含むスタティック・ランダム・アクセス・メモリ（「ＳＲＡＭ」）が提供される。 - 特許庁

To solve the problem relating to a short-circuited SDT junction in a resistive intersection memory array.例文帳に追加

抵抗性交点メモリアレイにおいて、短絡したＳＤＴ接合に関連する問題を解決すること。 - 特許庁

The bit line BL of a memory cell array 11 is selected by a column gate 12 to be connected to a sense amplifier 13.例文帳に追加

メモリセルアレイ１１のビット線ＢＬはカラムゲート１２により選択されてセンスアンプ１３に接続される。 - 特許庁

Access to the address of the memory array 201 specified by a counter value of an address counter 202 is executed.例文帳に追加

アドレスカウンタ２０２のカウンタ値によって指定されるメモリアレイ２０１のアドレスにアクセスが実行される。 - 特許庁