「multiple gate」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

PROCESS FOR FORMING GATE INSULATOR LAYER HAVING MULTIPLE DIELECTRIC CONSTANT AND MULTIPLE THICKNESS例文帳に追加

多重の誘電率と多重の厚さを有するゲート絶縁体層を形成する方法 - 特許庁

MANUFACTURING METHOD OF DUAL- OR MULTIPLE-GATE TFT例文帳に追加

デュアルまたはマルチプルゲートを使用するＴＦＴの製造方法 - 特許庁

MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE HAVING MULTIPLE-GATE OXIDE FILM例文帳に追加

マルチゲート酸化膜を有する半導体装置の製造方法 - 特許庁

MULTIPLE GATE SEMICONDUCTOR DEVICE AND METHOD OF FORMING THE SAME例文帳に追加

マルチゲート半導体デバイスおよびそれを形成するための方法 - 特許庁

MULTIPLE GATE FIELD EFFECT TRANSISTOR STRUCTURE AND METHOD FOR FABRICATING SAME例文帳に追加

複数ゲート電界効果トランジスタ構造およびその製造方法 - 特許庁

Each of the multiple select gate lines SG1-SG5 functions as a select gate shared by multiple select transistors connected to between the multiple control gates CG11-CG17 and the multiple word lines WL1-WL7 that line up in the first direction.例文帳に追加

複数のセレクトゲート線SG1〜SG5の各々は、第１方向に並ぶ複数のコントロールゲートCG11〜CG17と複数のワード線WL1〜WL7との間に接続される複数のセレクトトランジスタに共有されるセレクトゲートとして機能する。 - 特許庁

To provide a manufacturing method of a multiple-gate semiconductor device whereby the film quality of its multiple-gate oxide film and its yield can be improved.例文帳に追加

マルチゲート酸化膜の膜質と歩留まりを向上させることができるマルチゲート半導体装置の製造方法を提供すること。 - 特許庁

Using multiple gate field plates also reduces gate resistance by using multiple connections, thus improving performances of a large peripheral device and/or a sub-micron gate device.例文帳に追加

マルチゲートフィールドプレートを使うと、マルチ接続を使用するので、ゲート抵抗を減らすこともでき、こうして、大周辺デバイスおよび／またはサブミクロンゲートデバイスの性能を向上することができる。 - 特許庁

POWER CONVERSION APPARATUS USING GATE CONTROL METHOD OF SELF ARC-METHOD FOR CONTROLLING GATE OF SELF ARC-EXTINGUISHING TYPE DEVICE CONNECTED IN MULTIPLE SERIES, AND POWER CONVERSION DEVICE USING THIS METHOD例文帳に追加

多直列接続された自己消弧型素子のゲート制御方法及びこれを用いた電力変換装置 - 特許庁

A multiple field plate transistor includes an active region, a source, a drain, and a gate.例文帳に追加

多重フィールドプレートトランジスタが、活性領域、ならびにソース、ドレイン、およびゲートを含む。 - 特許庁

MULTIPLE BIT NONVOLATILE MEMORY DEVICE WITH DOUBLE GATE STRUCTURE, MANUFACTURING METHOD THEREOF, AND METHOD FOR MULTIPLE BIT OPERATION例文帳に追加

二重ゲート構造を有する多重ビット不揮発性メモリ素子とその製造方法及び多重ビット動作のための動作方法 - 特許庁

The multiple-gate memory cell includes a continuous, multiple-gate channel region 58 beneath the plurality of gates 50, 51 in the series, with charge storage locations between some or all of the gates.例文帳に追加

マルチゲート型メモリセルは、直列における複数のゲート５０，５１の下の、連続したマルチゲートのチャネル領域５８を含み、電荷蓄積位置がゲートのうちのいくつかまたはすべての間にある。 - 特許庁

A second delay apparatus delays the output signal of the OR gate for integral multiple of period of the input data, and supplies it to the OR gate.例文帳に追加

第２遅延器はＯＲゲートの出力信号を入力データの周期の整数倍だけ遅延させてＯＲゲートに供給する。 - 特許庁

A multiple field plate transistor comprises: an active region; a source 18; a drain 20; and a gate 22.例文帳に追加

多重フィールドプレートトランジスタが、活性領域、ならびにソース１８、ドレイン２０、およびゲート２２を含む。 - 特許庁

MANUFACTURING METHOD FOR SEMICONDUCTOR ELEMENT HAVING MULTIPLE GATE INSULATING FILM, AND SEMICONDUCTOR ELEMENT MANUFACTURED THEREBY例文帳に追加

多重ゲート絶縁膜を有する半導体素子の製造方法及びそれにより製造された半導体素子 - 特許庁

The gate line drive circuit includes multiple stage shift registers to drive the gate lines, and dummy stages SRD1, SRD2 formed on their front and back stages.例文帳に追加

ゲート線駆動回路は、ゲート線を駆動する多段のシフトレジスタと、その前段および後段にそれぞれ設けられたダミー段ＳＲＤ１，ＳＲＤ２とを備える。 - 特許庁

The isolation insulating film is formed, which isolates a silicon layer of an SOI substrate into multiple active regions, to form a gate electrode through a gate insulation film.例文帳に追加

ＳＯＩ基板のシリコン層を複数の活性領域に分離する分離絶縁膜を形成して、ゲート絶縁膜を介して、ゲート電極を形成する。 - 特許庁

The multiple first gate structure 51 are formed in the multiple trenches 10, and each of the first gate structures 51 has a protrusion 51a protruding from trenches 10 and an embedded portion 51b embedded in trenches 10.例文帳に追加

複数の第１ゲート構造５１は、複数のトレンチ１０の中に形成され、第１ゲート構造５１の各々は、トレンチ１０から突出する突出部５１ａとトレンチ１０に埋め込まれた埋設部５１ｂを有する。 - 特許庁

A semiconductor device comprises a multiple-value memory cell including a readout transistor having a back gate electrode and a writing transistor.例文帳に追加

バックゲート電極を有する読み出し用トランジスタと、書き込み用トランジスタと、を有する多値型メモリセルを用いる。 - 特許庁

To provide a lifting gate and a manufacturing method of a bag body of the lifting gate to be advantageous in terms of costs as well by achieving merits of multiple bags by a single bag.例文帳に追加

多重袋の利点を１重袋で実現化することで、コスト面でも有利になる起伏ゲートおよび起伏ゲートの袋体の製造方法を提供する。 - 特許庁

The number of rows of memory cells included in individual steering gate segments is a multiple of the number of rows included in the individual bit line segments in order to have fewer steering gate segments.例文帳に追加

個々のステアリングゲートセグメントに含まれるメモリセルの行数は、より少ない数のステアリングゲートセグメントを持つように個々のビットラインセグメントに含まれる行数の倍数となる。 - 特許庁

The memory cell is formed on a groove which is formed in stripe geometry in multiple steps in a silicon substrate, and has the third gate and the local bit line which are extended in the direction of the stripe and has a second gate extended in a direction perpendicular to the direction of the third gate and the local bit line.例文帳に追加

メモリセルはシリコン基板上に形成されたストライプ状の多段の溝上に形成され、ストライプの方向に第３ゲート、ローカルビット線が延在し、それと垂直な方向に第２ゲートが延在する。 - 特許庁

A length of a main scanning effective gate signal is made to be a length of a dot term of a common multiple of all the usable double density numbers.例文帳に追加

主走査有効ゲート信号長を、使用可能なすべての倍密数の公倍数のドット期間の長さとする。 - 特許庁

A vertical-type field effect transistor includes a semiconductor layer 2 having multiple trenches 10 with a stripe geometry, a gate electrode 50 partially embedded in the multiple trenches 10, base regions 20 and 21, and a source region 25.例文帳に追加

ストライプ状の複数のトレンチ１０を有する半導体層２と、複数のトレンチ１０に部分的に埋め込まれたゲート電極５０と、ベース領域２０，２１と、ソース領域２５とを備える。 - 特許庁

The substrate 1 includes a video line 7 and transmission gate portion 6 through multiple switching elements for writing a first potential signal in multiple pixels through a signal line.例文帳に追加

本発明の基板１は、複数のスイッチング素子のそれぞれを介して、複数の画素に第１の電位信号を信号線を介して書き込むためのビデオ線７とトランスミッションゲート部６を有する。 - 特許庁

A semiconductor device is provided that has a primary diffusion area (501) where multiple source regions (S), channel regions, and drain regions (D) are formed into a ring shape; and multiple primary gate electrodes (502), which are each formed on the multiple channel regions via a gate insulating film, and that in a radial shape.例文帳に追加

それぞれ複数のソース領域（Ｓ）、チャネル領域及びドレイン領域（Ｄ）がリング状に形成される第１の拡散領域（５０１）と、それぞれが複数のチャネル領域上にゲート絶縁膜を介して形成され、かつ放射状に形成される複数の第１のゲート電極（５０２）とを有する半導体装置が提供される。 - 特許庁

A multiple-gate memory cell comprises a semiconductor body and a plurality of gates 50, 51 arranged in series on the semiconductor body.例文帳に追加

マルチゲート型メモリセルは、半導体本体と、半導体本体上に直列に配列された複数のゲート５０，５１とを備える。 - 特許庁

To provide a multiple bit nonvolatile memory device using a double gate structure and local charge capture, and a manufacturing method thereof.例文帳に追加

二重ゲート構造と局地的な電荷捕獲を利用した多重ビット不揮発性メモリ素子及びその製造方法を提供する。 - 特許庁

The multiple layers and/or multiple processing steps can relate to manufacturing lines, grooves, vias, spacers, contacts, and gate structures to be manufactured by utilizing isotropic and/or anisotropic etching processes.例文帳に追加

前記多数の層及び/又は多数の処理工程は、等方性及び/又は異方性エッチング処理を用いて作製可能なライン、溝、ビア、スペーサ、コンタクト、及びゲート構造の作製に関連づけられて良い。 - 特許庁

To enhance the reliability of a semiconductor integrated circuit device having multiple kinds of field-effect transistors whose gate insulating films have different thicknesses.例文帳に追加

ゲート絶縁膜の厚さが異なる複数種類の電界効果トランジスタを有する半導体集積回路装置の信頼性を高める。 - 特許庁

A phase modulation circuit 6 uses the modulation signals to modulate a transmitted signal from a gate circuit 5 in multiple phases for outputting.例文帳に追加

位相変調回路６は、この変調信号を用いてゲート回路５からの送信信号を多相位相変調して出力する。 - 特許庁

To enhance the reliability of a semiconductor integrated circuit device having multiple kinds of field-effect transistors whose gate insulating films have different thicknesses.例文帳に追加

ゲート絶縁膜の厚さが異なる複数種類の電界効果トランジスタを有する半導体集積回路装置の信頼性を高める。 - 特許庁

MOS TRANSISTOR HAVING MULTIPLE WORK FUNCTION METAL NITRIDE GATE ELECTRODE, CMOS INTEGRATED CIRCUIT ELEMENT EMPLOYING SAME, AND METHOD FOR MANUFACTURING SAME例文帳に追加

多重仕事関数金属窒化物ゲート電極を有するＭＯＳトランジスタ、これを採用するＣＭＯＳ集積回路素子及びその製造方法 - 特許庁

To improve reliability of a semiconductor integrated circuit device which has multiple kinds of MISFETs (metal insulator semiconductor field-effect transistor) which differ in gate insulating film thickness.例文帳に追加

ゲート絶縁膜の厚さが互いに異なるＭＩＳＦＥＴを複数種類有する半導体集積回路装置の信頼性を向上させる。 - 特許庁

This device is provided with a tracing distance error gate computing device which computes distance error gate widths by tracking targets from Doppler information on the tracking targets and multiple kinds of pulse compressing filters which correspond to the speed ranges of the tracking targets.例文帳に追加

追尾目標のドップラ情報から、追尾目標ごとに距離誤差ゲート幅を計算する追尾距離誤差ゲート計算装置と追尾目標の速度範囲に対応した、複数種類のパルス圧縮フィルタを設けた。 - 特許庁

To provide a process of manufacturing a single gate or multiple gate field plate using consecutive steps of depositing/growing a dielectric material, etching the dielectric material, and evaporating a metal on a surface of a field effect transistor.例文帳に追加

電界効果型トランジスタの表面に、誘電性材料の堆積／成長させ、誘電性材料をエッチングし、および、メタルを蒸着させる、連続的なステップを用いる、シングルゲートまたはマルチゲートプレートの製造プロセスの提供。 - 特許庁

The multiple variable pulses have a predetermined amplitude for maintaining gate injection current to be roughly maximum while lowering conduction current during programming operation.例文帳に追加

複数の可変パルスは、プログラミング動作中の伝導電流を低減しながら、ゲート注入電流をほぼ最大値に維持するため所定の大きさを有している。 - 特許庁

Of the multiple high-dielectric films, a high-dielectric film 32a at the gate electrode side has a higher nitrogen composition compared with a high-dielectric film 31a at the substrate side.例文帳に追加

複数の高誘電体膜のうちゲート電極側の高誘電体膜３２ａは、基板側の高誘電体膜３１ａと比べて窒素の組成が高い。 - 特許庁

The method for fablicating the Multiple Gate Field Effect transistor structure includes the steps of preparing the SOI type substrate having at least one active semiconductor layer, the buried insulator and a carrier substrate, and forming from the semiconductor layer the fin-like structure on the insulator layer, the fin-like structure forming a region for the transistor channel of the Multiple Gate Field Effect transistor structure.例文帳に追加

該方法は、少なくとも１つの活性半導体層、埋込み絶縁体、およびキャリア基板を含むＳＯＩ型基板を用意するステップと、複数ゲート電界効果トランジスタ構造のトランジスタチャネルのための領域を形成するフィン状構造を、半導体層から前記絶縁体層上に形成するステップとを含む。 - 特許庁

To further improve driving performance without increasing an element area in a high driving performance lateral MOS capable of increasing the gate width per unit area by forming multiple trenches horizontally with respect to a gate length direction.例文帳に追加

ゲート長方向に対し水平に複数本のトレンチを形成することにより単位面積当たりのゲート幅を増大させる高駆動能力横型MOSにおいて、素子面積を増加させずに更に駆動能力を向上させる。 - 特許庁

In a second step S2, a current ICrat is measured by using an on-period geometric multiple PMOS gate potential Gp2, the "L" period and trailing time of which are geometric multiples of the normal PMOS gate potential Gp1.例文帳に追加

その後、ステップＳ２で、ＰＭＯＳゲート電位Ｇｐとして、“Ｌ”期間及び立下がり時間がノーマルＰＭＯＳゲート電位Ｇｐ１の等比倍のオン期間等比倍ＰＭＯＳゲート電位Ｇｐ２を用いて電流ＩＣｒａｔを測定する。 - 特許庁

To provide a manufacturing method of a dual- or multiple-gate TFT which can enhance the uniformity of the TFT using a thin polycrystalline silicon film.例文帳に追加

本発明は、多結晶シリコン薄膜を使用するＴＦＴの均一性を向上できるデュアルまたはマルチプルゲートを使用するＴＦＴの製造方法を提供する。 - 特許庁

To make a high S/N ratio and a short gate width compatible in optical sampling using an electroabsorption type light modulator of a multiple quantum well structure.例文帳に追加

本発明の目的は、多量子井戸構造の電界吸収型光変調器を用いた光サンプリングにおいて高いＳ／Ｎ比と短いゲート幅を両立することにある。 - 特許庁

To provide an ideal Multiple Gate Field Effect transistor structure with a fin-like structure for forming therein a transistor channel of the Multiple Gate Field Effect transistor structure, the fin-like structure being formed from at least one active semiconductor layer of a SOI type structure on a buried insulator of the SOI type structure, and to provide a method for fablicating same.例文帳に追加

複数ゲート電界効果トランジスタ構造のトランジスタチャネルをその中に形成するためのフィン状構造を持ち、フィン状構造がＳＯＩ型構造の少なくとも１つの活性半導体層から、ＳＯＩ型構造の埋込み絶縁体上に形成されてなる理想的な複数ゲート電界効果トランジスタ構造と、その製造方法を提供すること。 - 特許庁

In the power converter, a gate driving circuit 13 outputs gate signals to gates of the semiconductor elements 12 for composing a power conversion section composed by serially connecting a plurality of parallel element groups 11 in multiple stages which are formed by connecting a plurality of the semiconductor elements 12 in parallel.例文帳に追加

ゲート駆動回路１３は、複数個の半導体素子１２を並列接続して形成された並列素子群１１を多段に直列接続して構成された電力変換部を構成する各々の半導体素子１２のゲートにゲート信号を出力する。 - 特許庁