「parallel test」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

To provide an image processor which can obtain digital image data of good image quality by correcting resolution of image deteriorated by imaging main faces of an imaging object in a state where a perpendicular line of a main face of the imaging object and an optical axis extending to the imaging direction in an un-parallel status, and to provide a test device.例文帳に追加

撮像対象物の主面の垂線と、撮像方向に伸びる光軸とが非平行な状態で撮像対象物の主面を撮像することによって低下した画像の解像度を補正し、画質の良いデジタル画像データを得ることができる画像処理装置及び検査装置を提供する。 - 特許庁

In each of output buffer circuit (OKT0-OKTn) arranged corresponding to each output pad (OPD0-OPDn), a first output buffer (8) having small driving capability by current for normal operation mode, and a second output buffer (10) having large driving capability by current for test operation mode, are arranged in parallel.例文帳に追加

出力パッド（ＯＰＤ０−ＯＰＤｎ）それぞれに対応して配置される出力バッファ回路（ＯＫＴ０−ＯＫＴｎ）各々において、通常動作モード用の電流駆動能力の小さな第１の出力バッファ（８）と、テスト動作モード時用の電流駆動能力の大きな第２の出力バッファ（１０）を並列に配置する。 - 特許庁

The wire harness W is laid on a test jig 1, having the movable parts (a seat cushion part 3, a seat back part 6) which is operable substantially similarly to the driver's seat on which the wire harness W is actually laid, and the bending life time, until the wire harness W reaches disconnection is tested by operating each movable part reciprocatingly in parallel.例文帳に追加

ワイヤーハーネスＷが実際に敷設される運転シートと略同動作が可能な可動部位（シートクッション部３，シートバック部６）を有する試験治具１に、ワイヤーハーネスＷを敷設し、各可動部位を併行して往復動作させて、ワイヤーハーネスＷが断線に至るまでの屈曲寿命を試験する。 - 特許庁

To provide a connection terminal for power distribution tower artificial grounding, capable of safely connecting the connection terminal to a high-voltage bus bar, without covering phase other than a parallel test phase with a protection member, and maintaining the connection state of the connection terminal to the high-voltage bus bar, without requiring continuous holding by an operator.例文帳に追加

並列する試験相以外の相を防護部材で覆わなくとも安全に接続用端子を高電圧母線へ接続することができ、また、作業員が常時保持することなく、接続用端子を高電圧母線への接続状態を維持させることが可能な、配電塔人工接地用接続端子を提供することにある。 - 特許庁

In decision processing, the comparison test between the output signal SRm of a transfer paper detector Rm (1≤m≤n) 11 and 12 in prescribed timing and the output signal PRm of a parallel I/F 10 is performed, and a flag FRm indicating whether or not the PRm and the SRm of the last decision processing were coincident is checked.例文帳に追加

判定処理時に、所定のタイミングにおける転写紙検知器Ｒ_m （１≦ｍ≦ｎ）１１および１２の出力信号ＳＲ_m とパラレルＩ／Ｆ１０の出力信号ＰＲ_m とを比較判定すると共に、直前の判定処理時にＰＲ_m とＳＲ_m とが一致していたか否かを示すフラグＦＲ_m をチェックする。 - 特許庁

On the other hand, in the fine mode, a parallel-serial conversion circuit 130 converts compression data TD01 and TD23 obtained by compressing every 2 bits (TD0, TD1 and TD2, TD3) of the test output data of the plurality of bits to one bit into one piece of serial data and then sequentially outputs the one piece of serial data as data DQ0.例文帳に追加

一方、ファインモードでは、複数ビットのテスト出力データの２ビット毎（ＴＤ０，ＴＤ１およびＴＤ２，ＴＤ３）を１ビットに圧縮した圧縮データＴＤ０１およびＴＤ２３を、パラレルシリアル変換回路１３０によって１シリアルデータに変換した上で、データＤＱ０として順次出力される。 - 特許庁

To provide a method for updating a main controller for performing the update test of a new main controller in parallel while operating a facility by an existing main control system by connecting a new main controller to an existing main control system without modifying the hardware or software of the existing main control system.例文帳に追加

既設の主幹制御システムのハードウェアとソフトウェアを改造することなく既設の主幹制御システムに新設の主幹制御装置を接続して既設の主幹制御システムで設備の運転をしながら並行して新設の主幹制御装置の更新試験をすることができる主幹制御装置の更新方法を提供する。 - 特許庁

In a test sheet TS to be used for detecting the inclination between the mounting direction of a line image sensor and a previously set main scanning direction, two patterns for adjustment comprised of congruent isosceles triangles TS1 and TS2 with center lines, in parallel with the main scanning direction are formed at a distance from each other.例文帳に追加

ラインイメージセンサの取りつけ方向と、予め設定されている主走査方向との傾きを検出するために用いるテストシートＴＳには、主走査方向に平行な中線を持つ互いに合同な二等辺三角形ＴＳ１、ＴＳ２からなる二つの調整用パターンが離して形成されている。 - 特許庁

The offset adding unit 20 includes a first additional transistor T1 that is connected in parallel with one or both of the paired transistors and receives the same input as one or both of the paired transistors, and a second additional transistor T2 that is connected in series with the first additional transistor T1, and controlled to turn on/off by a test signal.例文帳に追加

オフセット付加部２０は、ペアトランジスタのいずれか一方、若しくはそれぞれに並列に接続され、ペアトランジスタと同じ入力を受ける第１付加トランジスタＴ１と、第１付加トランジスタＴ１と直列に接続され、テスト信号によりオン、オフが制御される第２付加トランジスタＴ２とを備える。 - 特許庁

A test pattern success/failure judging circuit includes a second logical circuit group capable of holding the parallel signals for a plurality of channels outputted from a receiving circuit 15, a third logical circuit group generating the expected value of the signal newly outputted from the receiving circuit, and a fourth logical circuit group comparing the parallel signals presently received from the receiving circuit and the expected value, thereby no signal synchronization is required for this signal comparison.例文帳に追加

受信回路（１５）から先に出力された複数チャネル分のパラレル信号を保持可能な第２論理回路群と、この保持信号に基づいて、上記受信回路から新たに出力される信号の期待値を生成する第３論理回路群と、受信回路から現在取り込まれたパラレル信号と上記期待値とを比較する第４論理回路群とを含んでテストパターン合否判定回路を構成することにより、上記信号比較における信号同期を不要とする。 - 特許庁

The serial connection of a pair of MOS transistors 8 and 9 mutually inversely connecting sources and drains is provided parallel with a pull-down resistor 7, second pulse signal having an inverted waveform is extracted in a high speed test and the charges of a parasitic capacitor are sharply discharged through a pair of MOS transistors 8 and 9 to be turned on in response to the second pulse signal.例文帳に追加

ソースとドレインを互いに逆接続した一対のＭＯＳトランジスタ８，９の直列接続をプルダウン抵抗７と並列に設け、高速テスト時には反転波形を持つ第２のパルス信号を取り出し、第２のパルス信号に応答してオン動作する一対のＭＯＳトランジスタ８，９を通して寄生容量の電荷を急峻に放電させる。 - 特許庁

A test element group consists of a plurality of parallel lower- layer wiring 12 formed a the upper portion of a substrate, where a semiconductor integrated circuit is formed, an interlayer insulating film 13 for covering the area between the lower layer wiring and an upper portion, and comb-shaped upper-layer wiring 14 and 15 which is formed on the interlayer insulating film 13, while opposing each other independently.例文帳に追加

半導体集積回路が形成された基板の上部に形成された複数の平行な下層層配線１２と、下層配線間及び上部を覆う層間絶縁膜１３と、層間絶縁膜１３上に形成され、互いに独立して対向する櫛歯状の上層配線１４，１５とでテストエレメントグループが構成されている。 - 特許庁

A test controller 13 outputs pseudo-random data to a PLL circuit 12 for transmission, which generates a clock including random jitters, and a serializer 11 converts parallel transmission data Transmit Data into serial transmission data SO, by using the clock, and inputs the serial transmission data to a clock data recovery circuit 22 via a serial loop-back circuit 30 and a multiplexer 24.例文帳に追加

テストコントローラ１３から擬似ランダムデータを送信用ＰＬＬ回路１２に出力して、送信用ＰＬＬ回路１２でランダムなジッタを含んだクロックを生成し、シリアライザ１１でこのクロックを用いてパラレルの送信データＴｒａｎｓｍｉｔＤａｔａをシリアル送信データＳＯに変換し、シリアルループバック回路３０およびマルチプレクサ２４を経由してクロック・データリカバリ回路２２に入力する。 - 特許庁

The TAP includes in its TAP block a linear feedback shift, register, a signature register with a plurality of inputs, a step counter, a shift counter, a step/shift controller, an MISR mask register, etc., and is capable of automatically creating BIST test patterns through the use of a TAP circuit and simultaneously loading them to a plurality of parallel scan paths over a whole digital circuit.例文帳に追加

ＴＡＰはそのＴＡＰブロック内に、線形フィードバックシフトレジスタ、複数入力のシグニチャレジスタ、ステップカウンタ、シフトカウンタ、ステップ／シフトコントローラ及びＭＩＳＲマスクレジスタ等を含み、ＴＡＰ回路を用いてＢＩＳＴ試験パターンを自動的に作成すると同時にこれらをデジタル回路全体にわたる複数の並列スキャンパスへとロードすることが出来る。 - 特許庁

The second and third testing circuits may have respectively a plurality of testing elements provided electrically in parallel, a selection part for controlling each testing element in the on-state successively at the test time of the electronic device, and a discrimination information output part for outputting each terminal voltage of the testing element controlled in the on-state successively by the selection part as discrimination information of the electronic device.例文帳に追加

第２および第３のテスト用回路は、電気的に並列に設けられた複数のテスト用素子と、電子デバイスの試験時において、それぞれのテスト用素子を順次オン状態に制御する選択部と、選択部が順次オン状態に制御したテスト用素子のそれぞれの端子電圧を、電子デバイスの識別情報として出力する識別情報出力部とを有してよい。 - 特許庁

To provide an image recorder which makes a correct adjustment so that the angle of a recording head is correctly adjusted to be orthogonal to the carrying direction of a recording medium, or to be parallel to the rotation shaft of a drum even when a scanner to photograph a test pattern recorded in the recording medium, in an inclination adjustment of recording head of the image recorder.例文帳に追加

画像記録装置の記録ヘッドの傾き調整において、記録媒体に記録したテストパターンを撮影するスキャナが傾いて取り付けられていた場合でも、記録ヘッドの角度を、記録媒体の搬送方向に対して直交するように、あるいはドラムの回転軸に対して平行になるように、正確に調整することが可能な画像記録装置を提供する。 - 特許庁

First to fourth measurement microphones 16-1 to 16-4 measuring sound pressure in an acoustic tube 11 are arranged between a sound source 14 of the acoustic tube 11 and a test piece 15 in parallel along a length of the acoustic tube 11, and first to third characteristic impedances are calculated upon the basis of measured first to fourth sound pressure signals P1-P4 among four lengthwise positions.例文帳に追加

音響管１１の音源１４と試験体１５との間に、音響管１１内の音圧を計測する第１乃至第４の測定用マイクロホン１６−１〜１６−４を音響管１１の長手方向に並列的に配置し、計測した４点の長手方向位置間の第１乃至第４の音圧信号Ｐ１〜Ｐ４に基づいて第１乃至第３の特性インピーダンスを算出する。 - 特許庁

This analytical device 30 includes a multithreading library ML for multithreading a predetermined process described in the test program TP prepared by a user, and when the data stored in a data memory 21 are processed, the threads are generated in accordance with the number of CPUs 23a, 23b using the multithreading library ML, and the processing of these threads is performed in parallel by the CPUs 23a, 23b, respectively.例文帳に追加

この解析装置３０は、ユーザによって作成されたテストプログラムＴＰに記述された所定の処理をマルチスレッド化するマルチスレッド化ライブラリＭＬを備えており、データメモリ２１に記憶されたデータを処理する場合に、マルチスレッド化ライブラリＭＬを用いてＣＰＵ２３ａ，２３ｂの数に応じたスレッドを生成し、これらのスレッドの処理をＣＰＵ２３ａ，２３ｂでそれぞれ並行して実行する。 - 特許庁

Like this, the signals indicating the game machine statuses are output from the respective output terminals of the first and second connectors 16 and 17 on the main control board C together with the signals indicating the game statuses in parallel with the game progress of a Pachinko machine P, so a test for efficiently analyzing the statuses of the Pachinko machine P can be carried out by connecting the tester 19 or the like with the output terminal.例文帳に追加

このように、パチンコ機Ｐの遊技の進行と並行して、主制御基板Ｃの第１及び第２コネクタ１６，１７の各出力端子から遊技の状態を示す信号と共に遊技機の状態を示す信号が出力されるので、その出力端子に試験機１９などを接続することにより、パチンコ機Ｐの状態を分析するための試験を効率よく行うことができる。 - 特許庁

When a test pattern for confirming the recording characteristics of each recording element is recorded in a serial recorder having a recording head arranged with a plurality of recording elements, a plurality of straight line patterns (patterns 1-10) having a specified length in the scanning direction are recorded by driving three adjacent recording elements in parallel such that all recording elements are used for recording at least one straight line pattern.例文帳に追加

複数の記録素子が配列された記録ヘッドを有するシリアル型の記録装置において、各記録素子の記録特性を確認するためのテストパターンを記録する際に、隣接する３つの記録素子を並列に駆動して走査方向に所定の長さを有する直線パターン（パターン１〜パターン１０）を、全ての記録素子が少なくとも１つの直線パターンの記録に使用されるように、複数記録する。 - 特許庁

The crosstalk prevention circuit includes a third signal line 13 between two signal lines formed almost in parallel to each other, for example, master clock and slave clock lines l1 and l1, the third signal line being grounded when there is no signal applied to at least one of those two signal lines, for example, when a test signal is applied and the signal is applied to the two signal lines.例文帳に追加

クロストーク防止回路は、ほぼ平行して形成されている少なくとも２本の信号線、たとえば、マスタスロック用線とスレーブクロック用線ｌ１，ｌ２の間に、これら２本の信号線の少なくとも一方に印加される信号が存在しないとき、たとえば、テスト用信号が印加され、前記２本の信号線に信号が印加されるとき接地状態になる第３の信号線ｌ３を生成する。 - 特許庁

In this semiconductor testing device constituted so that input terminals of the plurality of DUTs are connected in parallel, and that a test signal is applied thereto simultaneously, the plurality of DUTs are mounted on a common DUT interface board, and a wiring pattern distributed in the branched state to the plurality of DUTs is branched at one branch point, and formed so that each length from the branch point to each DUT point is set to be equal.例文帳に追加

複数のＤＵＴの入力端子を並列接続して試験信号を同時に印加するように構成された半導体試験装置において、 前記複数のＤＵＴは共通のＤＵＴインタフェースボードに実装され、前記複数のＤＵＴに分岐配線する配線パターンは１箇所の分岐点で分岐され、この分岐点から各ＤＵＴ点までが等しい長さになるように形成されていることを特徴とするもの。 - 特許庁