「planarization process」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

CMP PAD CONDITIONER IN SEMICONDUCTOR PLANARIZATION CMP PROCESS (CHEMICAL-MECHANICAL POLISHING)例文帳に追加

半導体平坦化ＣＭＰプロセス（化学機械的研磨）におけるＣＭＰパッドコンディショナー - 特許庁

To perform depositing to a wafer beforehand without adding an excessive process, taking into account the deviance from the ideal planarization condition after a planarization process such as chemical mechanical polishing etc of the wafer.例文帳に追加

余分な工程を付加することなく、ウエハの化学的機械研磨等の平坦化処理後の理想平坦化状況からのズレを考慮して、予めウエハへの成膜を行う。 - 特許庁

PROCESS SOLUTION CONTAINING SURFACTANT FOR USE AS TREATMENT AGENT AFTER CHEMICAL MACHINERY PLANARIZATION例文帳に追加

化学機械平坦化後の処理剤として使用される界面活性剤を含有するプロセス溶液 - 特許庁

Also, by not employing chemical mechanical planarization process during the fabrication of the bipolar structures, the complexity of process integration is reduced.例文帳に追加

また、バイポーラ構造の製作の間に、化学機械研磨プロセスを使用しないことにより、プロセス統合の複雑さが軽減される。 - 特許庁

To improve electrical connection reliability without planarization process.例文帳に追加

本発明の目的は、平坦化プロセスを行うことなく、電気的な接続信頼性の向上を図ることにある。 - 特許庁

To provide appropriate polishing characteristics without lowering productivity, in a planarization process by a CMP method.例文帳に追加

ＣＭＰ法による平坦化工程において，生産性を低下させることなく好適な研磨特性を得る。 - 特許庁

Then the interconnections and MIM capacitor are completed with only one planarization process (e.g. CMP).例文帳に追加

次いで、ただ１回の平坦化工程（たとえばＣＭＰ）で、相互接続とＭＩＭキャパシタを完成させる。 - 特許庁

In the semiconductor device, the metal seed films 24 and 26 are not exposed and removed in a planarization process by CMP.例文帳に追加

このためＣＭＰによる平坦化工程において、金属シード膜２４、２６は露出せず、除去されない - 特許庁

To provide the manufacture of a semiconductor device which is easy for planarization, by simplifying the manufacturing process.例文帳に追加

製造工程を簡略化し、平坦化の容易な半導体装置の製造方法を提供することを目的とする。 - 特許庁

To provide a water-based slurry composition having excellent planarization performance that can be used for chemical mechanical planarization (CMP) for a layer formed in a manufacturing process of a semiconductor device.例文帳に追加

半導体素子の製造工程中に形成される層の化学的機械的平坦化（ＣＭＰ）に使用され得る、優れた平坦化性能を有する水性スラリー組成物の提供。 - 特許庁

To reduce the load on a double-sided simultaneous polishing step or a single-sided polishing step in a process for producing a silicon wafer, and to reduce surface roughness of a wafer, while maintaining planarization, when a planarization step is ended.例文帳に追加

両面同時研磨工程や片面研磨工程の負荷を軽減するとともに、平坦化工程を終えた際のウェーハ平坦度の維持及びウェーハ表面粗さの低減の双方を達成し得る。 - 特許庁

There is no need to use a planarization process such as chemical-mechanical polish to planarize the top surfaces of the chips 315A.例文帳に追加

チップ３１５Ａの最表面を平坦化するために化学機械研磨のような平坦化プロセスを用いる必要は皆無である。 - 特許庁

In the etching process, the negative electrode 21 is used as a mask, and the planarization film 4, exposed from the negative electrode 21, is etched by plasma.例文帳に追加

エッチング工程では、陰極２１がマスクとなり、陰極２１から露出した平坦化膜４がプラズマによりエッチングされる。 - 特許庁

After the mask is exposed in the planarization process, the resist removal is performed (e), by which the formation of the fine tracks is performed.例文帳に追加

平坦化工程によってマスクを露出させた後、レジスト除去を行なう（ｅ）ことにより、微細トラック形成を達成する。 - 特許庁

A planarization process is carried out until the mask layer is exposed after the trench is filled with oxide layer by depositing over the trench and the substrate.例文帳に追加

酸化物層を溝および基板上に蒸着して溝を埋めた後、マスク層が露出するまで平坦化プロセスを実施する。 - 特許庁

PROCESS FOR MANUFACTURING TWO KINDS OF DIFFERENT GATE DIELECTRIC THICKNESSES USING POLYSILICON MASK AND CHEMICAL MECHANICAL POLISHING(CMP) PLANARIZATION例文帳に追加

ポリシリコン・マスクと化学機械研摩（ＣＭＰ）平坦化を使用して２通りの異なるゲート誘電体厚を製作するためのプロセス - 特許庁

To provide a semiconductor device including a dummy pattern which attains an excellent effect in improving a process failure caused by a pattern dependency in a planarization process or an etching process, and also to provide a method of manufacturing the semiconductor device.例文帳に追加

平坦化工程またはエッチング工程でのパターン依存性に起因した工程不良を改善する効果に優れたダミーパターンを含む半導体素子及びその製造方法を提供する。 - 特許庁

To provide a method of planarization with less copper dishing or with no copper dishing in the process of forming a copper interconnection using a damascene process.例文帳に追加

ダマシン法を用いて銅配線を形成するに当たり、化学・機械的研磨（ＣＭＰ）による銅のディッシングを低減、あるいはなくし、平坦化する方法を提供する。 - 特許庁

Further, the projection portion 21 where the near-field light is generated is removed as the reaction proceeds, and a process for planarization automatically ends.例文帳に追加

また、近接場光の発生する凸部２１が反応の進行に伴い除去され、自動的に平坦化の工程が終了する。 - 特許庁

The planarization method for the polysilicon includes a process that forms the polysilicon on the surface of a substrate, a process that reduces the roughness of the surface by etching, and a process that planarizes the polysilicon surface by laser-annealing.例文帳に追加

基板の表面にポリシリコンを形成する工程、エッチングにより表面粗さを減少させる工程、および該ポリシリコン表面をレーザーアニールにより平坦化する工程からなるポリシリコンの平坦化方法である。 - 特許庁

To set a film thickness of an underlying film on a recess to an optional thickness including planarization while reducing impact of striation with a simpler process.例文帳に追加

より簡易なプロセスでストリエーションの影響を低減しつつ凹部上の下地膜の膜厚を、平坦化を含め任意の膜厚に設定する。 - 特許庁

To provide a method of forming an insulating film with a planarized surface on a metal layer, without having to apply a chemical-mechanical planarization process.例文帳に追加

金属層上への表面の平坦かされた絶縁膜を化学的機械平坦化プロセスを適用しないでも済む形成方法を提供する。 - 特許庁

A planarization process (d) by a chemical and mechanical polishing method or etch back method is introduced before the removal of the resist mask 4 used for processing tracks.例文帳に追加

トラック加工に用いたレジストマスク４の除去前に化学的機械研磨法あるいはエッチバック法による平坦化工程（ｄ）を導入する。 - 特許庁

Etching is not performed in the process of planarizing a polycrystalline Si wafer, but only mechanical grinding is performed for planarization (S104, S106).例文帳に追加

本発明では、多結晶Ｓｉウェハの平坦化の工程でのエッチングは行なわれず、機械研削のみで平坦化がなされる（Ｓ１０４、Ｓ１０６）。 - 特許庁

To provide a polishing method, a polishing system and a process management system, which enables high grade planarization of a film to be polished, which is deposited on a wafer.例文帳に追加

ウェハ上に堆積された被研磨膜の高度な平坦化が可能な研磨方法、研磨システムおよび工程管理システムを提供する。 - 特許庁

There is no overlap of the upper and lower electrodes 406 and 102, thus avoiding shorting problems which can occur during a planarization process.例文帳に追加

上部電極層４０６と下部電極層１０２のオーバーラップは存在せず、平面化プロセスの間発生することのある短絡の問題を回避できる。 - 特許庁

At this time, the second insulating film 14 acts as an etching stopper, and exposure of the second insulating film 14 is detected, to finish polishing (planarization process) (Fig. 1 (c)).例文帳に追加

その際、第２絶縁膜１４がエッチングストッパとなり、第２絶縁膜１４の露出を検出して研磨（平坦化工程）終了とする（図１（ｃ））。 - 特許庁

Subsequently, the inside of the reaction tube 2 is maintained at 450°C, and a planarization gas containing fluorine and hydrogen fluoride is supplied from the process gas introduction tube 17.例文帳に追加

続いて、反応管２内を４５０℃に維持するとともに処理ガス導入管１７からフッ素とフッ化水素を含む平坦化ガスを供給する。 - 特許庁

To provide a fabrication process of a semiconductor device in which removal of a cap layer on an electrode layer and planarization of an interlayer film can be carried out simultaneously.例文帳に追加

電極層上のキャップ層の除去と、層間膜の平坦化を同時に行うことができる半導体装置の製造方法を提供する。 - 特許庁

To provide the process of fabricating a semiconductor device which ensures planarization and alignment marker level difference reliably by forming the alignment marker level difference only once, by providing an optimal combination of the alignment marker level difference and the amount of polishing planarization and checking the amount of polishing required for planarization concretely and simply before polishing.例文帳に追加

アライメントマーカ段差と平坦化研磨量の最適な組み合わせを提供し、かつ平坦化に必要な研磨量を研磨前に具体的かつ簡便に確認することにより、アライメントマーカ段差の形成が１回のみで平坦化とアライメントマーカ段差の確保を確実に行うことができる半導体素子の製造方法を提供することを目的とする。 - 特許庁

To provide a method of manufacturing an MR element which can planarize a top electrode layer without carrying out a planarization process or by a very simple planarization process, and can supply a sufficient bias for domain control to a free layer of an MR laminate; and also to provide a method of manufacturing a thin film magnetic head, and to provide the thin film magnetic head.例文帳に追加

平坦化処理を行うことなく又は行ったとしても非常に簡単な平坦化処理で上部電極層を平坦化でき、さらに、ＭＲ積層体のフリー層に充分な磁区制御用バイアスを供給できるＭＲ素子の製造方法、薄膜磁気ヘッドの製造方法及び薄膜磁気ヘッドを提供する。 - 特許庁

To provide a method of manufacturing a silicon wafer that is able to locally process a silicon wafer and planarize the entire silicon wafer surface with high precision and throughput, when performing the silicon wafer planarization process.例文帳に追加

シリコンウエハを平坦に加工するシリコンウエハの製造方法において、前記シリコンウエハを局所的に加工し、高精度且つ高スループットでウエハ面全体を平坦化することのできるシリコンウエハの製造方法を提供する。 - 特許庁

The planarization behavior is improved by increasing the relative concn. of the polishing slurry grains 118 contacting protrusions to heighten the selectivity of the polishing process.例文帳に追加

プレーナー化の挙動は、研磨処理の選択性を高めるため、隆起形状と接触した研磨用スラリー粒子の相対濃度を増加させることによって改良される。 - 特許庁

To provide a semiconductor device and a method for manufacturing it, in which the thickness of an interlayer insulating film of higher controllability is secured, related to a planarization process using a CMP technology.例文帳に追加

ＣＭＰ技術による平坦化工程において、より制御性の高い層間絶縁膜の厚さを確保できる半導体装置及びその製造方法を提供する。 - 特許庁

To provide a semiconductor device and a method of manufacturing the same which is capable of preventing a barrier layer from being damaged in a planarization process for forming a contact plug.例文帳に追加

コンタクトプラグの形成のための平坦化工程で障壁層が損傷することを防止することができる半導体素子及びその製造方法を提供する。 - 特許庁

The method also comprises removing an excess material from a semiconductor wafer containing one or more apertures, by contacting the wafer with a rotating polishing pad through a chemical mechanical planarization process.例文帳に追加

また、化学的機械的平坦化法により１以上のアパーチャを含む半導体ウェーハを回転する研磨パッドと接触させ、それから過剰物質を除去する。 - 特許庁

In a process step of spin coating of an organic planarization film 16, the upper limit value of the number of revolutions is specified to L×ω/2η<160, when the number of revolutions during drying and spinning right after coating is defined as ω, the opposite angle length of the substrate as L and the viscosity of the organic planarization film 16 as η.例文帳に追加

有機系平坦化膜１６を回転コートする工程において、コーティング直後の乾燥スピン時の回転数ωを、基板の対角長をＬ、有機系平坦化膜１６の粘性をηとした場合、回転数の上限値をＬ×ω／２η＜１６０ にする。 - 特許庁

To provide a semiconductor device for electric power capable of suppressing the variation in the thickness of an insulating film in a cell region in a planarization process by CMP, and to provide a method of manufacturing the same.例文帳に追加

ＣＭＰによる平坦化処理においてセル領域の絶縁膜厚ばらつきを抑制することが可能な、電力用半導体装置及びその製造方法の提供を目的とする。 - 特許庁

A film of a metal raw material is formed, the dips are filled with the metal raw material, planarization is effected using CMP process, and an interlayer film (14) is formed thereon to form noise shield wiring (22).例文帳に追加

メタル素材を成膜して凹部にメタル素材を埋め込み、ＣＭＰ法を用いて平坦化し、その上に層間膜（１４）を成膜することで、ノイズシールド配線（２２）が形成される。 - 特許庁

When the dose rate becomes small, roughness in a peeling surface becomes small, thus making small the polishing margin of the peeling surface of the coupling silicon single crystal thin film in a planarization process.例文帳に追加

ドーズ量が小さくなれば、剥離面の面粗さも小さくなり、平坦化工程における結合シリコン単結晶薄膜の剥離面の研磨代を小さく設定することができる。 - 特許庁

To provide a manufacturing method of a semiconductor device and a semiconductor wafer, whereby even after planarization process, recognition and discrimination between the device region and the scribing region of the wafer are possible.例文帳に追加

平坦化工程の実行後であっても、デバイス領域とスクライブ領域とを認識・判別することのできる、半導体装置の製造方法及び半導体ウエハを提供する。 - 特許庁

The stopper layer 7, the silicon electrode 5, the side walls 9, and the liner layer 15 are embedded in an interlayer insulating film 17, and subsequently the interlayer insulating film 17 is subjected to a planarization process so as to expose the stopper layer 7.例文帳に追加

ストッパ層７、シリコン電極５、サイドウォール９、およびライナー膜１５を、層間絶縁膜１７で埋め込み、ストッパ層７を露出させるように層間絶縁膜１７の平坦化処理を行う。 - 特許庁

To provide a method of manufacturing a semiconductor device in which a conductive member is prevented from remaining on an interlayer insulating film when a planarization process is performed by a CMP method.例文帳に追加

ＣＭＰ法による平坦化工程を行う際に、層間絶縁膜上に導電部材が残存することを抑制することができる半導体装置の製造方法を提供することを目的とする。 - 特許庁

To reduce the load on a double-sided simultaneous polishing step or a single-sided polishing step in a process for producing a silicon wafer, and to reduce the surface roughness of a wafer, while maintaining flatness, when planarization step is ended.例文帳に追加

両面同時研磨工程や片面研磨工程の負荷を軽減するとともに、平坦化工程を終えた際のウェーハ平坦度の維持及びウェーハ表面粗さの低減の双方を達成し得る。 - 特許庁

To provide an abrasive that is used for super-precision polishing in the planarization process of a substrate surface in manufacturing semiconductor devices and the formation process of especially shallow trench separation, increasing the polishing speed ratio of a silicon oxide film to a silicon nitride film, and having little contamination of alkali metal.例文帳に追加

半導体デバイス製造時の基板表面の平坦化工程、特にシャロートレンチ分離の形成工程の超精密研磨で使用し、酸化珪素膜と窒化珪素膜との研磨速度比を大きくし、アルカリ金属の汚染の少ない研磨剤を提供する。 - 特許庁