「self- test」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To provide a semiconductor integrated circuit having short test time for self testing of function.例文帳に追加

自己機能テストのテスト時間が短い半導体集積回路を提供する。 - 特許庁

AUTOMATIC FAILURE TESTING OF LOGICAL BLOCK USING INTERNAL AT-SPEED LOGIC BUILT IN SELF TEST例文帳に追加

内部アットスピード論理ＢＩＳＴを用いた論理ブロックの自動故障試験 - 特許庁

On Nov. 13, Japan conducted its first test of a self-driving bus on a public road.例文帳に追加

11月13日，国内で初めて公道で自動運転バスの試運転が行われた。 - 浜島書店 Catch a Wave

To prevent the self-weight of a detector from acting on a test piece by separating a target attached to the test piece and the detector.例文帳に追加

試験片に装着されるターゲットと検出器を分離して、検出器の自重が試験片に作用しないようにする。 - 特許庁

To provide a built-in self-test circuit capable of conducting a test having high quality by various test patterns without decreasing the number of test patterns while having simple circuit constitution.例文帳に追加

簡素な回路構成を備えながらも、テストパターン数を削減することなく、多種のテストパターンによって高品質のテストを行うことができる組込み自己テスト回路を提供する。 - 特許庁

To enable easy observation of a test state from the outside, in a self fault diagnosis test of a semiconductor integrated circuit which houses a self fault diagnosis circuit.例文帳に追加

自己故障診断回路を内蔵した半導体集積回路の自己故障診断テストにおいて、外部からテスト状態を容易に観測することを可能にする。 - 特許庁

To execute a self-test even during an operation and to improve a fault detection rate.例文帳に追加

運用中にもセルフテストを実行でき、故障検出率を向上できること。 - 特許庁

All of tests may be combined with self test (POST) when turning on the power supply.例文帳に追加

すべての試験を電源投入時自己診断（ＰＯＳＴ）に組み合わせてもよい。 - 特許庁

SEMICONDUCTOR DEVICE HAVING SELF-TEST FUNCTION AND ITS TESTING METHOD例文帳に追加

自己テスト機能を備える半導体装置および当該半導体装置のテスト方法 - 特許庁

To provide an automatic document transfer device which easily performs a self-check test work.例文帳に追加

セルフチェックテスト作業を容易に行える自動原稿搬送装置を提供する。 - 特許庁

MOTION VECTOR DETECTOR AND SELF-TEST METHOD FOR THE MOTION VECTOR DETECTOR例文帳に追加

動きベクトル検出装置および動きベクトル検出装置における自己テスト方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, AND SELF-TEST METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加

半導体集積回路装置、及び半導体集積回路装置の自己テスト方法 - 特許庁

The self test circuit 100 repeats the test by the number of times determined by a first operational clock and a second operational clock, and selects and outputs the determination results so that all of the determination results of the test from the self test circuit 104 are outputted.例文帳に追加

自己テスト回路１００は、第１の動作クロックと第２の動作クロックによって決定される回数のテストを繰り返し、自己テスト回路１０４からのテストの判定結果の全てが出力されるように判定結果を選択して出力する。 - 特許庁

The self test circuit device is provided with a test memory 12, a test result storage memory 13 of which the capacity is larger than the capacity of the test memory or is equal to the capacity, and a control circuit 15 constituted so that the test result is stored in the test result storage memory by performing a test of the test memory in the actual use frequency.例文帳に追加

自己試験回路装置は、テストメモリ１２と、前記テストメモリより容量が大きいかまたは等しいテスト結果格納メモリ１３と、実使用周波数において前記テストメモリのテストを行って、そのテスト結果を前記テスト結果格納メモリに格納するように構成された制御回路１５とを具備する。 - 特許庁

A test device 530 periodically observes a self-test termination signal BEND during the self-test execution and starts to apply the next code to the integrated circuit 500 immediately after observing the signal showing the termination.例文帳に追加

テスト装置５３０は，自己テスト実行中，自己テスト終了信号ＢＥＮＤを定期的に観測し，終了を示す信号を観測すれば直ちに次回のコードを半導体集積回路５００へ印加し始める。 - 特許庁

The circuit is provided with a plurality of memories 10a to 10n which can store data, a built-in self-test circuit 20 performing tests of a plurality of memories, and an analyzing circuit 30 analyzing a test result of the built-in self-test circuit.例文帳に追加

データを記憶可能な複数のメモリ１０ａ〜１０ｎと、複数のメモリのテストを行う組込自己テスト回路２０と、組込自己テスト回路のテスト結果を解析する解析回路３０と、を備えている。 - 特許庁

The method of the programmable memory built-in self test (MBIST), the apparatus, and a system are disclosed.例文帳に追加

プログラマブル・メモリ・ビルト・イン・セルフ・テスト（ＭＢＩＳＴ）の方法、装置、及びシステムを開示する。 - 特許庁

STARTUP CONTROL METHOD OF DEVICE, SELF DIAGNOSTIC TEST METHOD OF DEVICE, CONTROL BOARD, EQUIPMENT AND INSPECTION SYSTEM例文帳に追加

装置の起動制御方法、装置の自己診断試験方法、制御基板、機器、検査システム - 特許庁

To provide a semiconductor integrated circuit including a self-test circuit having a small circuit scale.例文帳に追加

回路規模の小さい自己テスト回路を備えた半導体集積回路を提供する。 - 特許庁

To provide a signal observation method and a signal observation device suitable for an assembling self test.例文帳に追加

組み込み自己テストに適した信号観測方法および信号観測装置の提供 - 特許庁

To provide a self-test circuit utilizing a redundant cell and being suitable for relieving defective products.例文帳に追加

冗長セルを利用した不良品の救済に適した自己試験回路を提供する。 - 特許庁

To provide a loop-back self-test circuit particularly applicable to cellular phone base stations.例文帳に追加

セルラ電話基地局を特に適用対象とするループバック自己検査回路を提供する。 - 特許庁

A pseudo error signal generating circuit 30 is provided between a memory circuit and a self-test circuit.例文帳に追加

メモリ回路と自己テスト回路との間に、擬似エラー信号発生回路３０を設ける。 - 特許庁

Test whether x and y have the same exponent or whether both are NaN.例文帳に追加

self と other が同じ指数を持っているか、あるいは双方とも NaN である場合に真を返します。 - Python

To provide a testing apparatus which brings about further accurate test results by enabling a test to be performed even in a small piece of land by a self-propelled testing machine.例文帳に追加

狭い土地であっても自走式試験機による試験を可能とし、より正確な試験結果を得る試験装置の提供。 - 特許庁

This device is a self-test circuit BIST incorporated in a memory device, responding to an external test activating signal, and activated.例文帳に追加

本発明は、メモリデバイス内に内蔵され、外部から試験活性化信号に応答して活性化する自己試験回路BISTである。 - 特許庁

A semiconductor device 10 is provided with a self-test connection selecting circuit 16, an error detecting circuit 17, and a test control circuit 18.例文帳に追加

半導体装置１０にセルフテスト用の接続選択回路１６、エラー検出回路１７、テスト制御回路１８を設ける。 - 特許庁

MULTIPLE-CAPTURE DFT SYSTEM FOR DETECTING OR LOCATING CROSSING CLOCK-DOMAIN FAULT DURING SELF-TEST OR SCAN TEST例文帳に追加

自己試験中または走査試験中にクロックドメインにまたがる故障を検出するか突き止める複数キャプチャＤＦＴシステム - 特許庁

To shorten a test time by performing incorporated self-test in a semiconductor memory having a memory cell array storing parity data.例文帳に追加

パリティデータを記憶するメモリセルアレイを有する半導体メモリにおいて、組み込み自己検査を実施し、試験時間を短縮する。 - 特許庁

Upon completing test of programmable routing resources in one self test area, an FPGA 10 is reconfigured such that a part of work area during normal system operation becomes a following self test area and at least a part of first self test area is replaced by that part of the work area.例文帳に追加

最初の自己試験区域の１つでのプログラム可能経路指定資源の試験の完了後、ＦＰＧＡ１０は、通常システム動作中の作業区域の一部が後続の自己試験区域になり、また、最初の自己試験区域の少なくとも一部が作業区域のその部分と置き換えられるように再構成される。 - 特許庁

To provide a pattern generation circuit of a BIST(build in self test) circuit capable of generating a prescribed test pattern in a small area by reducing the number of test pattern generation circuits, and a test pattern generation method for the BIST circuit.例文帳に追加

テストパターン発生回路の数を減じることにより、小面積で所定のテストパターンを発生することができるＢＩＳＴ回路のパターン発生回路及び発生方法を提供する。 - 特許庁

To provide a semiconductor testing apparatus and a test system for improving the stability in test quality by self-compensating the noise superimposed on a voltage applied to a device under test.例文帳に追加

半導体試験装置及びテストシステムに関し、被試験デバイスに印加する電圧に重畳されるノイズを自己補償して試験品質の安定性を向上する。 - 特許庁

That is, a circuit for generating the CT value in order, a circuit for making a BIST (Built In Self Test) circuit operate and holding its result (right or wrong value) and a circuit for controlling them are held in the macro.例文帳に追加

すなわち、ＣＴ値を順次生成する回路、ＢＩＳＴ(Built In Self Test)回路を動作させその結果（正否値）を保持する回路、それらを制御する回路をマクロ内に保有する。 - 特許庁

To provide a programmable self-test controller useful in self-testing for many types of memory defects of different manufacturers or different design methods.例文帳に追加

メーカや設計方式が異なる種々のメモリの不良を自己テストするのに有用な、プログラム可能な自己テスト・コントローラを提供する。 - 特許庁

For example, first, the self-test circuit 10A is started by an enable-signal EA, and a test is performed based on a clock signal CKA.例文帳に追加

例えば、まずイネーブル信号ＥＡによって自己試験回路１０Ａが起動され、クロック信号ＣＫＡに基づいて試験が行われる。 - 特許庁

The scan test self-synchronization control circuit 101-103 is set in such a state as handshake ends before third way at the time of test.例文帳に追加

スキャンテスト対応自己同期制御回路１０１〜１０３は、テスト時に３ウェイ目までハンドシェイクが終了した状態に設定される。 - 特許庁

To provide a semiconductor integrated device having a built-in self-test circuit which can perform an operation check test for a memory at an actual operating speed.例文帳に追加

実動作速度でメモリの動作確認テストが可能な組み込み自己テスト回路を有する半導体集積装置を提供する。 - 特許庁

A failure state database memory for memorizing data associating a self-diagnosis result of the test object with the order of test items is added.例文帳に追加

被試験体の自己診断結果と試験項目の順序を対応付けたデータを記憶する故障状況データベース記憶器を付加する。 - 特許庁

The proposed programmable memory BIST (Built-In Self Test) architectures could be used to test memories in different stages of their fabrication. 例文帳に追加

ここに提案するプログラマブルメモリBIST（組込み自己試験）アーキテクチャは、メモリをその製造過程の異なる段階でテストするのに使われよう。 - コンピューター用語辞典

To perform easily automatic self-test and diagnosis of an electromechanical type lock device without operation of an operator.例文帳に追加

オペレータの介入なしに電気機械式ロック装置の自動自己試験及び診断を容易にする。 - 特許庁

The components of the self-test circuit 10 are integrated on a common integrated circuit chip 20.例文帳に追加

自己検査回路１０の構成部品は、共通の集積回路チップ２０上に集積されている。 - 特許庁

When the self-diagnostic test of the computer 1 is normal, the CPU 13 starts the computer 1.例文帳に追加

コンピュータ１の自己診断試験が正常な場合に、ＣＰＵ１３はコンピュータ１を起動させる。 - 特許庁

To materialize a semiconductor test device provided with a self diagnosis function capable of confirming operation margin.例文帳に追加

動作マージンの確認ができる自己診断機能を備えた半導体試験装置を実現する。 - 特許庁

First, you will need to restore the machine to a state where it can get through its self-test screen. 例文帳に追加

それにはまず、 セルフテスト画面を通過する状態にまでマシンを回復させる必要があります。 - FreeBSD

To ensure turning-on of only one select line of a multiplexer during a logic built-in self test.例文帳に追加

論理の組み込み自己試験中にマルチプレクサのセレクトライン１つのみがオンとなることを保証する。 - 特許庁