「self- test」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To provide a DSP where a holding test for judging the operation stop state of a DSP core can be conducted during the self-test of the DSP core.例文帳に追加

ＤＳＰコアのセルフテスト中に、ＤＳＰコアの動作停止状態を判定するホールドテストが実施可能になるＤＳＰを提供する。 - 特許庁

More particularly, in a first aspect, a dual mode BIST controller comprises both a logic built-in self-test ('LBIST') domain and a memory built-in self-test ('MBIST') domain.例文帳に追加

より具体的に言えば、第１の態様で、デュアル・モードＢＩＳＴ制御装置は、論理組込み形自己試験（「ＬＢＩＳＴ」）領域とメモリ組込み形自己試験（「ＭＢＩＳＴ」）領域の両方を含む。 - 特許庁

In addition, the control unit executes the test and adjustment result analysis program to analyze the resultant data of the test and adjustment by the radio device measuring instrument, and performs self adjustment and self analysis to check whether there is a fault or not.例文帳に追加

また、制御部は、試験調整結果分析プログラムを実行して、前記無線機測定器による試験・調整の結果のデータを分析し、自己調整及び故障の有無の自己診断を行う。 - 特許庁

To provide a program of improving a failure detection rate without increasing the number of diagnostic test patterns in a semiconductor integrated circuit having a test mechanism by an incorporated self-test method.例文帳に追加

組込み自己試験法によるテスト機構を備えた半導体集積回路において、診断テストパターン数を増加させずに故障検出率を向上させることができるプログラムを提供する。 - 特許庁

The processing device conducts a test of the programmable device, and the processing device conducts a test of the memory device using a built-in self-test circuit (BIST) that the programmable device actualizes.例文帳に追加

前記プログラマブルデバイスのテストは前記プロセッシングデバイスが行い、前記メモリデバイスのテストは前記プログラマブルデバイスに実現したビルトインセルフテスト回路（ＢＩＳＴ）を用いて前記プロセッシングデバイスが行う。 - 特許庁

To provide an interface test circuit and a method including a high-speed input/output circuit (HSIO) test circuit and method which can be used for assembled self-test (BIST).例文帳に追加

組込み自己試験（ＢＩＳＴ）に用いることができる高速入力／出力回路（ＨＳＩＯ）試験回路及び方法を含むインタフェース試験回路及び方法を提供する。 - 特許庁

A circuit 300 which can be dealt with by a scanning test is tested by loading into a programmable device 200, both a scanning pattern and a self test circuit in which the total number of test patterns obtained automatically is the smallest.例文帳に追加

自動で得られる総テストパターン数がもっとも少ない自己テスト回路とスキャンパターンの両方をプログラマブルデバイス２００にロードしてスキャンテスト対応回路３００のテストを行なう。 - 特許庁

Also, after test data is written in a memory cell, the self-test circuit discriminates whether the data read out from the memory cell is same as the written test data or not, the comparison result is accumulated.例文帳に追加

更に、自己試験回路は、試験データをメモリセルに書き込んだ後に、そのメモリセルから読み出した読み出しデータが、書き込んだ試験データと同じか否かを比較し、その比較結果を蓄積する。 - 特許庁

A terminal, which changes over a local station test change-over switch 43TL to 'self-terminal', changes over the transmission reception signals of a self-terminal and a counter electrode to 'out of operation'.例文帳に追加

自局試験切換え用スイッチ４３ＴＬを「自端」に切換えている端子は、自端及び対向端子の送受信信号を「休止」に切換える。 - 特許庁

The self-machine speed data calculated by a control part 2 is outputted to a test radar 7 as oscillation data.例文帳に追加

また、制御部２により算出した自機速度データを動揺データとして供試レーダ７に出力する。 - 特許庁

A BOST board 44 is equipped with a connector 52, a BOST board substrate 50, and an external self-test circuit.例文帳に追加

ＢＯＳＴボード４４は、コネクタ５２と、ＢＯＳＴボード用基板５０と、外部自己試験回路とを備える。 - 特許庁

To provide a motion vector detector in a simple configuration, which conducts a self-test with high precision.例文帳に追加

精度よく自己テストを行なうことができる、簡単な構成の動きベクトル検出装置を提供する。 - 特許庁

To provide an input and output circuit and a semiconductor integrated circuit capable of executing a self-test in a short time.例文帳に追加

短時間で自己テストを実行可能な入出力回路及び半導体集積回路を提供する。 - 特許庁

A package panel covers the controls of the AED to prevent actuation of controls during the self-test.例文帳に追加

パッケージパネルは、ＡＥＤのコントロールを覆い、セルフテスト中におけるコントロールの作動を防止するようにする。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT WITH CIRCUIT FUNCTION OF SELF-DIAGONOSTIC TEST AND TESTING METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

自己診断テスト回路機能を備えた半導体集積回路および半導体集積回路のテスト方法 - 特許庁

This completes the circuit between the AED and its battery, and the AED begins a self-test.例文帳に追加

このことは、ＡＥＤとそのバッテリとの間の回路を完成させ、そして、ＡＥＤは、セルフテストを開始させる。 - 特許庁

SIMULTANEOUS CODE CHECKER AND HARDWARE EFFICIENT HIGH-SPEED I/O HAVING BUILT-IN SELF-TEST AND DEBUG FUNCTION例文帳に追加

組込み自己試験及びデバッグ機能を有する同時コードチェッカー及びハードウエア効率的高速Ｉ／Ｏ - 特許庁

During a test in a wafer state, the electric power and the test start signal are supplied from the wireless receiving circuit 2 through a wiring between chips, the all non-volatile memory chips 3 on the wafer 1 execute simultaneously the test by the self-diagnosis test circuit, respective non-volatile memory chips 3 write the test result in the self-memory region.例文帳に追加

ウェーハ状態でのテスト時に、無線受信回路チップ２からチップ間配線を介して電力および試験開始信号の供給を受けて、ウェーハ１上の総ての不揮発性メモリチップ３が、自己診断試験回路によるテストを同時に実行し、それぞれの不揮発性メモリチップ３が、自身のメモリ領域にそのテストの結果を書き込む。 - 特許庁

In the self-propelled testing machine which performs a test by inserting a test rod 10 into the ground, the testing apparatus A is constituted in such a manner as to be separable and manually transferable.例文帳に追加

地中に試験用ロッド１０を挿入して試験する自走式試験機１において試験装置Ａを分離し手動で移送できる構成とした。 - 特許庁

When a test mode is specified by a mode signal MOD, ports A and B of a memory block 1 are connected respectively to self-test circuits 10A, 10B.例文帳に追加

モード信号ＭＯＤで試験モードが指定されると、メモリブロック１のＡ及びＢポートは、それぞれ自己試験回路１０Ａ，１０Ｂに接続される。 - 特許庁

To provide a storage device and its self-test method in which circuit correction can be prevented and a manufacturing cost can be reduced even when a test process is changed.例文帳に追加

テスト工程の変更があった場合でも、回路修正を防止でき、製造コストを低減できる記憶装置およびその自己テスト方法を提供する。 - 特許庁

To obtain and report the current state of a residence alarm by a real time test by using a checking operation as a trigger for a self-test having a time lag.例文帳に追加

タイムラグを持つ自動試験に対し、点検操作などをトリガに現在の住警器の状態をリアルタイム試験により取得して報知可能とする。 - 特許庁

To reduce the execution time for a self-diagnosi tests in IC test and at the same time, reduce the execution time for the entire IC test.例文帳に追加

ＩＣ試験における自己診断試験に係る実行時間を短縮するとともに、ＩＣ試験全体に係る実行時間を短縮することである。 - 特許庁

The one chip microcomputer 10 has a starting register 18 starting a test operation and a built-in self test starting pattern generator 19 setting initial values in test control circuits (a pseudo random number generator 14, a logic circuit inspection compressor 15, a pattern generator 16 and a memory inspection compressor 17) for a built-in self test function.例文帳に追加

１チップマイクロコンピュータ１０は、組み込み自己検査機能のために、テスト動作を起動する起動レジスタ１８と、テスト制御回路（疑似乱数発生器１４、論理回路検査用圧縮器１５、パターン発生器１６、メモリ検査用圧縮器１７）に初期値を設定する組み込み自己検査起動パターン発生器１９とを備えている。 - 特許庁

When a test by the self-test circuit 10A is finished, a finish signal FA is outputted, an enable-signal EA from the test control circuit 20 is stopped, and an enable-signal E is outputted.例文帳に追加

自己試験回路１０Ａによる試験が完了すると完了信号ＦＡが出力され、試験制御回路２０からのイネーブル信号ＥＡが停止され、イネーブル信号ＥＢが出力される。 - 特許庁

To provide a method for specifying a tissue fusion system in a test executed before the system is used in surgical operation and automatically executing the test as a part of the starting procedure of self test when turning on a power supply.例文帳に追加

システムを外科手術に使用する前に実施する試験で特定され、電源投入時自己診断などの起動手順の一部として自動で試験を実施する方法を提供する。 - 特許庁

To provide a memory test method for a semiconductor integrated circuit in which a testing cost is reduced without providing an exclusive circuit for a memory test to perform a self-test of a memory incorporated in a semiconductor integrated circuit.例文帳に追加

半導体集積回路に内蔵されたメモリの自己テストのためにメモリテスト専用回路を設けることなく、低コスト化を図った半導体集積回路のメモリテスト方法を提供する。 - 特許庁

The test circuit 100 is provided with a first clock generator 101, a second clock generator 102, the circuit 103 to be tested, a built-in self test circuit 104 for performing the test, and a tester synchronization circuit 105.例文帳に追加

テスト回路１００は、第１のクロックジェネレータ１０１と、第２のクロックジェネレータ１０２、テスト対象回路１０３と、テストを行う組み込み自己テスト回路１０４と、テスタ同期回路１０５を備える。 - 特許庁

An SRAM 1017 for storing test setting data for each externally designated test item and a BIST (built-in self-test) controller 1005 for reading out the test setting data stored in the SRAM and for executing the BIST, in parallel with the operation of storing the test setting data in the SRAM, are provided.例文帳に追加

外部から指定されるテスト項目毎のテスト設定データを蓄積するＳＲＡＭ１０１７と、前記テスト設定データをＳＲＡＭに蓄積する動作と平行して、ＳＲＡＭに蓄積された前記テスト設定データを読み出してＢＩＳＴを実行するＢＩＳＴコントローラ１００５とを備える。 - 特許庁

Thirty-nine-year-old Yui, a lieutenant colonel for the Japan Air Self-Defense Force, has flown an F-15 fighter as a test pilot. 例文帳に追加

39歳の油井さんは航空自衛隊２等空佐で，テストパイロットとしてF15戦闘機を操縦したことがある。 - 浜島書店 Catch a Wave

When the self-diagnostic test of the computer 1 is abnormal, the CPU 13 repeatedly starts the computer 1.例文帳に追加

また、コンピュータ１の自己診断試験が異常な場合に、ＣＰＵ１３はコンピュータ１を繰り返し起動処理させる。 - 特許庁

To easily diagnose a failure of a semiconductor integrated circuit with a built-in self-test circuit for a memory.例文帳に追加

メモリの自己テスト回路が組み込まれた半導体集積回路の故障診断を容易に実行できるようにする。 - 特許庁

To provide a dual port RAM which can perform a self-test by clock signals having two different timing.例文帳に追加

２つの異なるタイミングのクロック信号によって自己試験を行うことができるデュアルポートＲＡＭを提供する。 - 特許庁

To provide an inexpensive and small WDM type optical fiber gyro with self-test function.例文帳に追加

低価格、小型で、しかもセルフテスト機能を有するセルフテスト機能付きＷＤＭ方式光ファイバジャイロを提供する。 - 特許庁

The self-reference sense circuit 21 generates read data of the test object cell based on the first and the second values.例文帳に追加

そしてセルフリファレンスセンス回路２１は、第１および第２の値に基づいてテスト対象セルの読出データを生成する。 - 特許庁

To obtain an integrated circuit device equipped with a built-in self-test circuit suitable for testing a multi-port memory.例文帳に追加

マルチポートメモリをテストするのに好適な組み込み自己テスト回路を備える集積回路装置を実現する。 - 特許庁

In the self-reference sense circuit 21, a first value is read from a test object cell before writing of writing data for the dummy cell of the test object, and a second value is read from the test object cell after writing of writing data for the test object cell.例文帳に追加

セルフリファレンスセンス回路２１は、テスト対象のダミーセルに対する書込データの書込み前にテスト対象セルから第１の値を読出して保持し、テスト対象セルに対する書込データの書込み後にテスト対象セルから第２の値を読出す。 - 特許庁

Test auxiliary circuits 5 each of which has a self-diagnosis function for supporting a test of a chip 2, and evaluation auxiliary circuits 6 each of which has a function for self-completing an electrostatic destruction test of the chip 2, are formed on each dicing line 4 between a plurality of chips 2, formed on a wafer 1.例文帳に追加

ウェハ１上に形成された複数のチップ２間のダイシングライン４上に形成され、チップ２の試験を補助する自己診断機能を有するテスト補助回路５およびチップ２の静電気破壊試験を自己完結する機能を有する評価補助回路６を備える。 - 特許庁

An internal bus IB is connected with a self diagnostic circuit, to perform a self diagnostic test by each physical area which is a basic area being in the physical space of a memory cell array 11.例文帳に追加

内部バスＩＢが自己診断回路に接続されており、メモリセルアレイ１１の物理空間における基本領域である物理領域ごとに自己診断試験が行われる。 - 特許庁

To solve the problem that in a conventional self test, AD and DA converting circuits to be tested are used for testing and calibrating them at a low cost, while whether the self test method has a desired linearity or not can not be decided correctly when the converting circuits have opposite error characteristics mutually.例文帳に追加

ＡＤ変換回路およびＤＡ変換回路のテストおよび較正を低コストに実施するため、被測定対象であるＡＤ変換回路とＤＡ変換回路を互いに利用したセルフテスト方式が提案されている。 - 特許庁

To realize reduction of chip area, shortening of a test time, and reduction of a cost by a method for an embeded self-test of a memory by which a defective bit can be detected, analyzed, and restored.例文帳に追加

欠陥ビットの検知、分析、修復可能な埋込型メモリーセルフテスト方法により、チップ面積の縮小化、テスト時間の短縮化、コスト削減を実現する。 - 特許庁

During the self-diagnosis, a CPU 63 commands a wireless IC 62A to transmit a test signal and also commands a wireless IC 62B to receive the test signal.例文帳に追加

自己診断時には、ＣＰＵ６３は、無線ＩＣ６２Ａに対し、試験信号の送信を指令するとともに、無線ＩＣ６２Ｂに対し、試験信号の受信を指令する。 - 特許庁

Hereby, rearrangement of the test items can be executed according to the self-diagnosis result, and a test can be executed from the test item having high possibility of detection of a failure spot, to thereby shorten the failure detection time.例文帳に追加

これにより、自己診断結果に応じて試験項目の並び替えを行うことができ、故障箇所を検出する可能性の高い試験項目から試験を実行できるため、故障検出時間を短縮できる。 - 特許庁

Since the self-test section has a plurality of test sequencers (31) corresponding to a plurality of test modes, the required area is reduced compared with the area normally required for a general purpose sequencer using a program system that requires memories for program storage.例文帳に追加

セルフテスト部は、複数のテストモードに対応する複数のテストシーケンサ（３１）を有するから、プログラム格納用のメモリを必要とするプログラム方式による汎用シーケンサよりも小面積化を実現することが容易である。 - 特許庁

To provide a self-test circuit that can ensure a CLK input and a test determination output even without an external input from a tester or without a result determination of a tester comparator, and can ensure a UART transmission/reception test.例文帳に追加

テスタからの外部入力がなくあるいはテスタコンパレータでの結果判定がなくてもＣＬＫ入力及びテスト判定出力が可能であり、またＵＡＲＴの送受信テストも可能であるセルフテスト回路を得ること。 - 特許庁