「self- test」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To embody high relief efficiency with lesser hardware with a self-test circuit of a memory array of a two-dimensional relief system having a replacement memory row and a replacement memory column for relief.例文帳に追加

救済用の置換メモリ行および置換メモリ列を持つ２次元救済方式のメモリアレイの自己テスト回路において、少ないハードウェアで高い救済効率を実現するための手法を提供する。 - 特許庁

The test technique comprises a memory cell, a built-in self-testing cell, a comparing cell and a signature cell, and the signature cell contains one set of first conductive paths at a first level and one set of second conductive paths at a second level.例文帳に追加

メモリセルと、内蔵自己テストセルと、比較セルと、シグナチャセルとを有し、該シグナチャセルは、第一レベルの１組の第一導電性経路と、第二レベルの１組の第二導電性経路と包含している。 - 特許庁

A semiconductor integrated circuit 1 comprises at least one memory 21 for storing data, and at least one BIST (Built-In Self Test) circuit 10 for testing the memory 21.例文帳に追加

半導体集積回路１は、データを記憶する少なくとも１つのメモリ２１と、メモリ２１をテストする少なくとも１つのＢＩＳＴ（Ｂｕｉｌｔ−Ｉｎ Ｓｅｌｆ Ｔｅｓｔ）回路１０と、を備える。 - 特許庁

To provide an expanded composite material containing expandable polystyrene resin particles dispersed in a water-expandable polyurethane foam, having excellent flame-retardancy and exhibiting self-extinguishability in conformity to the combustibility test B of JIS A9511.例文帳に追加

水発泡ポリウレタンフォーム中に発泡ポリスチレン系樹脂粒子を分散させた複合発泡体であって、難燃性に優れ、特に、ＪＩＳ Ａ９５１１燃焼性測定方法Ｂにより自消性のものを得る。 - 特許庁

To detect short-circuiting between even bits and between odd bits and prevent increase in the testing time without making the circuit scale larger when checking the memory by using a self-test circuit.例文帳に追加

自己テスト回路を用いてメモリのテストを行う際に、回路規模の増大を抑制しつつ、偶数ビット同士や奇数ビット同士のショート不良を検出するとともに、テスト時間の増大を抑制する。 - 特許庁

To provide a semiconductor integrated circuit in which a memory array region is divided independently without affecting each other and a self test of internal memory itself can be performed with one internal memory and less hardware constitution.例文帳に追加

１つの内部メモリと少ないハードウェア構成でメモリアレイ領域を互いに影響なく独立に分割し、内部メモリ自体のセルフテストを行うことができる半導体集積回路を提供する。 - 特許庁

The self-diagnostic processing portion 23 obtains the vehicle side steering wheel specification information from a test device 40, and collates that with ECU side steering wheel information stored in a steering wheel specification information memory portion 25.例文帳に追加

この自己診断処理部２３は、テスト装置４０から車両側ハンドル仕様情報を取得し、これをハンドル仕様情報記憶部２５に記憶されているＥＣＵ側ハンドル仕様情報と照合する。 - 特許庁

Whether or not the self-diagnostic test (POST) performed by the CPU 3 of the computer 1 is normally performed is checked by a CPU 13 of a start confirmation device 2 connected to the computer 1.例文帳に追加

次にコンピュータ１のＣＰＵ３が行う自己診断試験（ＰＯＳＴ）が、正しく行われているかどうかを、コンピュータ１に接続した起動確認装置２のＣＰＵ１３によって、さらにチェックを行う。 - 特許庁

To provide a system and a method for automatic failure testing of macro-interface having a logical block and a logic gate in a chip which uses an at-speed logic built in self test circuit inside the chip.例文帳に追加

チップの内部にあるアットスピードの論理ＢＩＳＴ回路を用いた、論理ブロックおよびチップ内の論理ゲートを持つマクロのインタフェースの自動的な故障テストのためのシステムおよび方法を提供する。 - 特許庁

The quality of recording/reproduction can be prevented from being degraded by performing self-diagnostic test according to an instruction from an external host computer (11), and performing readjustment when the readjustment is determined as necessary.例文帳に追加

外部のホストコンピュータ(11)からの命令で自己診断テストを実施し、再調整が必要であると判断した場合には再調整を行うことにより、記憶／再生の品質の劣化を防止することができる。 - 特許庁

To provide a semiconductor integrated circuit device incorporating memory BIST being programmable without newly incorporating a memory for BIST instruction and a self-test method for a semiconductor integrated circuit device.例文帳に追加

ＢＩＳＴ命令用メモリを新たに組み込むことなく、プログラマブルなメモリＢＩＳＴを内蔵する半導体集積回路装置、及び半導体集積回路装置の自己テスト方法を提供する。 - 特許庁

The image forming apparatus of the embodiment executes a continuous image formation test to specify the model of the self apparatus when a system controller is connected to an engine controller in an assembly process.例文帳に追加

本実施形態に係る画像形成装置は、組立工程において、システム制御部とエンジン制御部とが接続されると、自装置の機種を特定するための連続画像形成のテストを実行する。 - 特許庁

When the self-diagnosis test is performed, the test signal generation unit 48 generates a test signal St by dividing and multiplying a frequency of a reference signal So generated by the reference oscillator 34 and at the same time, the DDS 40 generates a local frequency signal Sl based on the reference signal So, and frequency data and code data in a code data storage unit 46.例文帳に追加

自己診断試験の際に、テスト信号生成部４８は、基準発振器３４にて生成した基準信号Ｓｏの周波数を分周し逓倍することよりテスト信号Ｓｔを生成し、一方で、ＤＤＳ４０は、基準信号Ｓｏと符号データ格納部４６中の周波数データ及び符号データとに基づいてローカル周波数信号Ｓｌを生成する。 - 特許庁

The built-in self-test circuit 11 further has decoders 20-23 having a plurality of encoded processing data and successively decoding and outputting the processing data in response to each received common control signal Ccs respectively and a test pattern generating circuit 13 outputting bit data corresponding to the processing data received from the decoders 20-23 to the DRAM 17 as each test pattern.例文帳に追加

組込み自己テスト回路１１は更に、符号化された複数の処理データを有し、受け取った各共通制御信号Ｃｃｓに夫々対応して処理データを順次に復号化して出力するデコーダ２０〜２３と、デコーダ２０〜２３から受け取った処理データに対応するビットデータを各テストパターンとしてＤＲＡＭ１７に出力するテストパターン発生回路（１３）とを有する。 - 特許庁

Since the comparison circuit and the data register are controlled by the built-in CPU and trimmed in a self completion manner, trimming parallel to the plurality of LSIs is facilitated and a test time can be shortened as a whole.例文帳に追加

上記の比較回路やデータレジスタを内蔵ＣＰＵで制御し、トリミングを自己完結で行うため、複数のＬＳＩに対する並列的なトリミングが容易であり、全体としてのテスト時間を短縮できる。 - 特許庁

To improve the flame-retardance of an expanded composite material containing expandable polystyrene resin particles dispersed in a water- expandable polyurethane foam and obtain an expanded material having self- extinguishability in conformity to the combustibility test B of JIS A9511.例文帳に追加

水発泡ポリウレタンフォーム中に発泡ポリスチレン系樹脂粒子を分散させた複合発泡体の難燃性を向上させ、特に、ＪＩＳ Ａ９５１１燃焼性測定方法Ｂにより自己消火性のものを得る。 - 特許庁

At self-test execution, the processing means determines the fault or faultlessness of all power supply voltages A-D generated in the power source part 26, and executes information for suggesting a fault of the power source part 26 based on the determination result.例文帳に追加

該処理手段は、前記セルフテスト実行時に、前記電源部２６で作られたすべての電源電圧Ａ〜Ｄの良否を判定してその判定結果に基づいて前記電源部２６の故障を示唆する報知を行う。 - 特許庁

To provide a diagnostic system with simple configuration for electronic apparatus, capable of diagnosing the electronic apparatus with similar specifications, without the need for constructing POST (Power-On Self Test) systems for each electronic apparatus having similar specifications.例文帳に追加

仕様の類似した電子機器毎にＰＯＳＴシステムを構築する必要性をなくして、仕様の類似した電子機器を簡単な構成で診断することが可能な電子機器の診断システムを提供すること。 - 特許庁

Since trimming is executed in a self-contained manner by controlling the comparison circuit and the data register by the built-in CPU, parallel trimming to the plurality of semiconductor integrated circuits is facilitated, and the whole test time can be reduced.例文帳に追加

上記の比較回路やデータレジスタを内蔵ＣＰＵで制御し、トリミングを自己完結で行うため、複数の半導体集積回路に対する並列的なトリミングが容易であり、全体としてのテスト時間を短縮できる。 - 特許庁

This memory is provided with a self-oscillation counter test circuit 5 in which an oscillation clock SFCI used for a refresh address counter circuit 2 is counted up and the counted result is outputted to an external terminal for monitoring through an interface circuit 3.例文帳に追加

リフレッシュアドレスカウンタ回路２で用いられる発振クロックＳＦＣＩをカウントアップし、インターフェース回路３を介してモニタ用外部端子にカウント結果を出力するセルフ発振カウンタテスト回路５を設ける。 - 特許庁

The semiconductor device adopts a multiplexer (13) which select the memory controller or the built-in self-test circuit in a switchable manner as a circuit for connecting to the memory interface conforming to the control information input from the outside through the TAP controller.例文帳に追加

ＴＡＰコントローラを介して外部から入力する制御情報に従ってメモリインタフェースに接続する回路としてメモリコントローラ又ビルトインセルフテスト回路を切り替え可能に選択するマルチプレクサ（１３）を採用する。 - 特許庁

To provide a semiconductor device installed with a self test function accessible to all memory regions of non-volatile memory during burn-in by providing freedom in combination of semiconductor integrated circuit loaded on the semiconductor device.例文帳に追加

半導体装置に搭載される半導体集積回路の組み合わせに自由度をもたせ、且つ、バーンイン時に不揮発性メモリの全メモリ領域にアクセス可能な自己テスト機能内蔵の半導体装置を提供する。 - 特許庁

To provide the constitution of a semiconductor storage device which automatically detects a defective memory cell through a self-test and can store the defect address corresponding to the defective memory cell without using a fuse circuit.例文帳に追加

セルフテストによって欠陥メモリセルの検出を自動的に行なうとともに、欠陥メモリセルに対応する不良アドレスをヒューズ回路を用いることなく記憶することが可能な半導体記憶装置の構成を提供する。 - 特許庁

To reduce the number of 1-bit comparators by sharing 1-bit comparators of a signature analysis circuit in a plurality of data output bits and to decrease the size (the number of gates) in a BIST (Bit-In Self-Test) circuit.例文帳に追加

ＢＩＳＴ回路において、複数のデータ出力ビット間でシグネチャ解析回路の１ビット・コンパレータを共有することにより、１ビット・コンパレータの数を減らし、それによってサイズ（ゲート数）を削減すること。 - 特許庁

To provide a semiconductor integrated circuit device in which the cost of a test can be reduced due to the cost reduction of a tester by reducing a capacity of an expected value memory in the tester, in the semiconductor integrated circuit device frovided with the memory with multiple bits of word lengths and a BIST (Build In Self Test) circuit for testing the memory.例文帳に追加

語長を複数ビットとするメモリと、該メモリのテストを行うためのＢＩＳＴ回路を備える半導体集積回路装置であって、テスタ内の期待値メモリの容量を削減し、テスタのコスト削減によるテストのコスト削減を図ることができる半導体集積回路装置を提供する。 - 特許庁

This electronic equipment is connectable by a serial bus standard having signal wires D+ and D- and a shielding wire 21, and comprises a receiver part 22 receiving a signal from the wire line 21, a determination part 23 connected to the receiver part 22 and determining the received signal, and a test control part 24 performing a self test based on the result of the determination.例文帳に追加

信号線Ｄ＋，Ｄ−とシールド線２１とを有するシリアルバス規格により接続可能となっており、シールド線２１からの信号を受信する受信部２２と、受信部２２に接続され、受信した信号を判別する判別部２３と、判別の結果に基づいてテスト制御部２４がセルフテストを行う構成とする。 - 特許庁

A self-test circuit (15) instructs operation start to the cutoff circuit after the prescribed data is written in a memory block in a test for holding data of the memory block, and instructs operation stop to the cutoff circuit to confirm holding of the prescribed data of the memory block after the prescribed time elapses from the instruction of operation start to the cutoff circuit.例文帳に追加

自己試験回路（１５）は、メモリブロックのデータ保持に関する試験の際に、メモリブロックに所定データを書き込んだ後に遮断回路に動作開始を指示し、遮断回路への動作開始の指示から所定時間が経過した後にメモリブロックの所定データの保持を確認するために遮断回路に動作停止を指示する。 - 特許庁

A self-test circuit built-in semiconductor memory 20 comprises a semiconductor substrate, a memory cell array 30 formed on the semiconductor substrate, testing circuits 50, 54 provided on the semiconductor substrate, storing a program, testing a memory cell array conforming to the stored program, and outputting a test result, and a controller 52 provided on the semiconductor substrate and rewriting the contents of programs stored in the test circuits 50, 54.例文帳に追加

自己テスト回路内蔵半導体記憶装置２０は、半導体基板と、半導体基板上に形成されたメモリセルアレイ３０と、半導体基板上に設けられ、プログラムを記憶して記憶されたプログラムにしたがってメモリセルアレイのテストを行ない、テスト結果を出力するためのテスト回路５０，５４と、半導体基板上に設けられ、テスト回路５０，５４に記憶されるプログラムの内容を書き換えるためのコントローラ５２とを含む。 - 特許庁

To provide an inexpensive and durable electronic part testing device for accurately controlling the temperature of an electronic part even when the electronic part self-heats at the time of test, and for testing the electronic part at a desired testing temperature.例文帳に追加

試験時に電子部品が自己発熱しても、電子部品の温度を正確に制御し、所望の試験温度にて電子部品を試験することができ、しかも安価で耐久性に優れた電子部品試験装置を提供すること。 - 特許庁

The disturb-strength matrix can be determined by the device conducting a self-test in which changes in the measured dispersion value are provoked by executing a selected operation until a detectable change occurs.例文帳に追加

障害強度マトリクスは、デバイスがセルフテストを実行し、その中では、検出可能な変化が発生するまで選択された動作を実行することによって、測定された分散値の変化を起こすようにすることによっても決定できる。 - 特許庁

The disturb-strength matrix can be determined by the device conducting a self-test in which charge-disturb errors are provoked by executing a selected operation until a detectable error occurs.例文帳に追加

障害強度マトリクスは、デバイスがセルフテストを実行し、その中では、検出可能なエラーが発生するまで選択された動作を実行することによって、測定された障害誘発エラーを起こすようにすることによっても決定できる。 - 特許庁

The portable terminal 100 includes a vibrator 107 which applies vibration to electronic components such as CPU 101 and RAM 102 mounted on a printed circuit board at the time of circuit function test for self-diagnosis of the function of the printed circuit board of the portable terminal 100.例文帳に追加

携帯端末１００のプリント回路基板の機能を自己診断する回路機能検査時に、プリント回路基板に実装されたＣＰＵ１０１やＲＡＭ１０２等の電子部品に振動を加えるバイブレータ１０７を設ける。 - 特許庁

In a system basic I/O system(BIOS), sets up the performance of a CPU 11 is set up to the maximum performance by using a CPU speed control circuit 152 in power ON self-test(POST) processing independently of CPU performance specified by a user and set up in a CMOS memory 20.例文帳に追加

システムＢＩＯＳは、ＣＭＯＳメモリ２０に設定されているユーザ指定のＣＰＵ性能とは無関係に、ＰＯＳＴ処理の中でＣＰＵ速度制御回路１５２を用いてＣＰＵ１１の性能を最高性能に設定する。 - 特許庁

The tester includes a plurality of cards testing the object under test without combination between cards and including a diagnosis means for performing self-diagnosis and a tester controller for controlling the cards.例文帳に追加

本装置は、カード間の組み合わせなく、被試験対象を試験すると共に、自身の診断を行う診断手段を有する複数のカードと、これらのカードの制御を行うテスタコントローラとを備えたことを特徴とする装置である。 - 特許庁

Self-redundancy signal generating sections 14, 15, LB0-LJn transfer the compared result SG0-SGN to the discriminating circuit, while latch defective information of the memory block based on the compared result as self-redundancy signals LCP0-LCPJn for each operation test, and output them to a redundancy circuit.例文帳に追加

比較回路１３と判定回路との間に介在される自己冗長信号生成部１４，１５，ＬＢ０〜ＬＪｎは、比較結果ＳＧ０〜ＳＧＮを判定回路に転送するとともに、該比較結果に基づくメモリブロックの不良情報を１回の動作試験毎に自己冗長信号ＬＣＰ０〜ＬＣＰＪｎとしてラッチして、冗長回路に出力する。 - 特許庁

To provide a blast fence device used for an engine test of an aircraft outdoors of an airport capable of moving on a rail member in a circumferential groove in order to respond to all wind directions, accomplishing self-propelling through a plurality of self-propelling wheel (including a drive wheel) and switchable to a locked position strongly locked to a pavement ground and an unlocked position.例文帳に追加

空港の屋外での航空機のエンジンテストに供するブラストフェンス装置において、全風向に対応するため円周溝内のレール部材上を３６０度移動可能にし、複数の自走輪（駆動輪を含む）を介して自走可能にし、舗装地面に対して強固にロックしたロック位置とロック解除位置とに切り換え可能にすること等を目的とする。 - 特許庁

Built-in self test is started by the command of CPU 12 and the test results of a memory 11 and a logic circuit group 13 are read from the memory inspection compressor 17 and the logic circuit inspection compressor 15, it is compared with an expectation value which is previously stored in the memory 11 and the result is diagnosed in the one chip microcomputer 10.例文帳に追加

そして、ＣＰＵ１２の指令により組み込み自己検査を起動し、メモリ１１および論理回路群１３のテスト結果をメモリ検査用圧縮器１７および論理回路検査用圧縮器１５から読み出して、１チップマイクロコンピュータ１０内部において、あらかじめメモリ１１に記憶されている期待値とそれぞれ比較し結果診断を行う。 - 特許庁

Each address of a normal unit to be replaced is stored by memory units corresponded to redundant units respectively, a self-test unit performs a function test of a memory cell by the prescribed holding time of contents of a memory cell, successively, analysis that which of normal units is to be replaced by which of redundant unit is performed.例文帳に追加

冗長ユニットにそれぞれ対応付けられているメモリユニットにより、置換すべき通常のユニットの各々のアドレスを記憶し、自己テストユニットは、メモリセル内容の所定の保持時間を以てメモリセルの機能検査を実施し、それに引き続いて、通常のユニットのうちどれを、冗長ユニットのどれと置換するべきであるかの解析が実施される。 - 特許庁

In the test circuit of the device 400 equipped with the nonvolatile memory 402, an external reset control section 410 generates an internal reset signal 414 by masking the external reset signal 222 for a predetermined period, and a CPU 401 controls an execution of a self-testing and a write of this test result to the nonvolatile memory 402 based on the internal reset signal 414.例文帳に追加

不揮発性メモリ４０２を備えたデバイス４００のテスト回路であって、外部リセット制御部４１０は外部リセット信号２２２を所定の期間マスクして内部リセット信号４１４を生成し、ＣＰＵ４０１は内部リセット信号４１４に基づいて、自己試験の実行とその結果の不揮発性メモリ４０２への書き込みとを制御する。 - 特許庁

Write-in data TD of a memory block is compared with read-out data RDB by a comparing circuit provided in a self-test circuit, discrimination of a normal/defective state of the memory cell array is performed by a discriminating circuit based on compared results SG0-SGN of the comparing circuit 13.例文帳に追加

自己テスト回路に設けた比較回路１３で、メモリブロックの書き込みデータＴＤと、読み出しデータＲＤＢとを比較し、比較回路１３の比較結果ＳＧ０〜ＳＧＮに基づいて当該メモリセルアレイの良否判定を判定回路で行う。 - 特許庁

To provide a common mode choke coil capable of improving immunity characteristics and further preventing a decrease in self-resonance frequency by making a coil have a structure capable of preventing a transmission IC and a reception IC from malfunctioning during an immunity test.例文帳に追加

コイルの構造をイミュニティ試験時における送信ＩＣや受信ＩＣの誤動作を防止可能な構造にして、イミュニティ特性の改善を図り、しかも自己共振周波数の低下を抑制することができるコモンモードチョークコイルを提供する。 - 特許庁

In the multi-transceiver system including a plurality of transceivers, any one of the transceivers is defined as a reference transceiver and each of the remaining transceivers estimates a self-frequency offset on basis of a test signal transmitted from the reference transceiver.例文帳に追加

複数個の送受信器を含むマルチ送受信システムで送受信器のうちのいずれか一つを基準送受信器にして、残りの送受信器は基準送受信器から伝送されたテスト信号に根拠して自体周波数オフセットを推定する。 - 特許庁

In a self discharge defect detection device 10 for a secondary battery 1, charging means 2 charges the secondary battery 1 as a test object, and determination means 5 calculates an input capacity of charged current required to reach charge finish current.例文帳に追加

二次電池１の自己放電不良検出装置１０において、充電手段２は、検査対象である二次電池１を充電し、判定手段５は、電流が充電終了電流に到達するまでに要した投入容量を計算する。 - 特許庁

To adapt an output voltage of a demodulator circuit configuration to that of a lower stream signal processing circuit configuration in a receiver configuration of a frequency modulation wireless signal, without the need for external test signal and to enable self-checking of reception branches.例文帳に追加

周波数変調無線信号の受信機構成において、外部テスト信号なしで、復調装置回路構成の出力電圧を下流の信号処理回路構成に適合するようにすること及び受信ブランチの自己検査を可能とする。 - 特許庁

A semiconductor integrated circuit is provided with a memory section (5) which has a plurality of memory banks (BNK0 to BNK3) and is accessed by specifying an X address and an Y address and a self-test section (3) which tests the memory section by responding to an instruction made by a command.例文帳に追加

半導体集積回路は、複数のメモリバンク（ＢＮＫ０〜ＢＮＫ３）を有し、バンクアドレス、Ｘアドレス及びＹアドレスを指定してアクセスされるメモリ部（５）と、コマンドによる指示に応答して前記メモリ部をテストするセルフテスト部（３）を有する。 - 特許庁