「set input delay」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

When a simultaneous order condition for orders whose simultaneously ordering is specified is previously set in a trigger database as a trigger, a risk of price variation due to the delay or order timing which may be caused by input operation and the delay of order timing caused by a state of no monitoring of stock prices can be reduced.例文帳に追加

また、予め同時発注が指定された注文について同時発注の条件をトリガデータベース１４にトリガとして設定しておくことにより、入力の作業による発注のタイミングの遅れと合わせて、株価を監視できない等の理由による発注のタイミングの遅れによる価格変動のリスクを軽減すこともできる。 - 特許庁

Whereas, when the off-action of the IG key switch 6 is detected by the switch input detection part 2, in the case that it is detected that the head lamp switch 12 is turned off, the illumination brightness of the indicator in the delay time set by the delay timer is made to daytime brightness at the indication driving control part 4.例文帳に追加

一方、スイッチ入力検出部２によりＩＧキースイッチ６のＯＦＦ動作を検出した時に、前照灯スイッチ１２がＯＦＦされていることを検出した場合には、遅延タイマにより設定された遅延時間内における表示体の照明輝度を表示駆動制御部４において昼間輝度とする。 - 特許庁

Thereby, the delay in the rise time due to the spurious frequency is prevented from when the control signal at turning on a high voltage power source is input in the operational amplifier until when the control signal is risen up to a desired set voltage value.例文帳に追加

これにより、高電圧電源オン時の制御信号がオペアンプに入力された時点から所望の設定電圧値に立ち上がるまでの間に、スプリアス周波数に起因する立ち上がり時間の遅延の発生が防止される。 - 特許庁

To provide set standby radio equipment, capable of observing and performing time coincidence of the delay times that occur in a current/standby system according to the input point of a transmission change-over switch, and to provide its current/standby switching method.例文帳に追加

現用／予備系の送信部で発生する遅延時間を送信切替スイッチの入力点相当で観測および時間一致をすることができるようにしたセット予備無線装置およびその現用予備切替方法を提供する - 特許庁

In a case where a vehicle speed is smaller than a predetermined set value and within a predetermined set engine speed region, when a speed ratio calculated by a ratio between an input shaft of the automatic transmission and the engine speed is smaller than a predetermined set value, a control means is provided, which carries out a delay control by an ignition timing amount in accordance with the speed ratio.例文帳に追加

車速が予め設定された値よりも小さく、さらに予め設定されたエンジン回転数域内にある場合に、自動変速機のインプットシャフトとエンジン回転数との比から算出される速度比が予め設定された値よりも小さいときには、速度比に対応した点火時期量にて遅角制御する制御手段を設ける。 - 特許庁

A control information input means 17 equipped with a keyboard or the like operated by an inspector outputs to a control means 16 a signal showing set values such as a specimen size, sound velocity, screen data or a delay adjustment quantity inputted by the inspector.例文帳に追加

制御情報入力手段１７は、検査者によって操作されるキーボード等を備え、検査者によって入力された被検体寸法、音速、画面データ、ディレイ調整量等の設定値の値を示す信号をコントロール手段１６へ出力する。 - 特許庁

When a semiconductor wafer 1 is constituted in which the chips 2 individually built in electric circuits and operated based on an input signal are formed in a plurality of rows, an electric signal delay circuit 11 for delaying a signal for operating the electric circuit is formed in each of electric signal delay circuit placing regions A1-A8 set out of a chip forming region.例文帳に追加

入力信号に基いて動作する電気回路が個々に構築されたチップ２が複数行列に形成された半導体ウェーハ１を構成する際に、チップ形成領域外に設定した電気信号遅延回路搭載領域Ａ１〜Ａ８に、前記電気回路を動作させる信号を遅延させる電気信号遅延回路１１を形成する。 - 特許庁

The influence of the SET phenomenon is excluded by providing a delay time in a clock, but in order to prevent a hold time from being increased by the delay time, a leading-edge delayed clock is input to one of the storage nodes in such a way that the transition from the storage node and whole of the latch modes to through modes can be delayed.例文帳に追加

ＳＥＴ現象の影響をクロックに遅延時間を設けることにより排除するが、その遅延時間によってホールド時間が増加させられることを防止するために、一方の記憶ノードへは、その記憶ノード及び全体のラッチモードからスルーモードへの移行が遅延させられるような前縁エッジ遅延クロックが入力される。 - 特許庁

A semiconductor device includes a first and second delay elements 121 and 122 having mutually different operating conditions, a detecting circuit 123 for detecting a transmission rate difference of a pulse signal P simultaneously input to the first and second delay elements 121 and 122, and a set-up circuit 124 for generating a selection signal SEL based on the detected result of the detecting circuit 123.例文帳に追加

互いに動作条件が異なる第１及び第２の遅延素子列１２１，１２２と、第１及び第２の遅延素子列１２１，１２２に同時に入力されたパルス信号Ｐの伝搬速度差を検出する検出回路１２３と、検出回路１２３による検出結果に基づいて選択信号ＳＥＬを生成する設定回路１２４とを備える。 - 特許庁

This invention provides the cascade-connected mixer wherein all output signals from a second digital mixer are outputted to a first digital mixer, and a delay resulting from summing an input of the first digital mixer and cascade outputs of the second digital mixer is set to the same value as a total delay in the second digital mixer.例文帳に追加

第２のデジタルミキサの全ての出力信号が，第１のデジタルミキサに出力されるようにカスケード接続されたミキサ装置であって，前記第１のデジタルミキサにおいて，前記第１のデジタルミキサの入力から前記第２のデジタルミキサのカスケード出力の加算までのディレイ量は，前記第２のデジタルミキサにおける合計ディレイ量と同一値に設定される。 - 特許庁

The phase setting circuit 10 is designed to supply a base clock to a first circuit block BL1 as a clock A, and to set the amount of the phase shift (delay time) of respective clocks B, C, D based on voltages to be respectively supplied to external input terminals A, B, C.例文帳に追加

位相設定回路１０は、ベースクロックをクロックＡとして第１の回路ブロックＢＬ１へ供給し、各外部入力端子Ａ，Ｂ，Ｃに供給される各電圧に基づいて各クロックＢ，Ｃ，Ｄの位相ずれ量（遅延時間）をそれぞれ設定する。 - 特許庁

That is, the regulating optical fiber 15 is adjusted in length so as to permit a time delay that occurs in signal light which travels from the input terminal 11 to the output terminal 12 to be set at a required value, and the regulating optical fiber 15 becomes shorter in length with an increase in the length of the amplifying fiber 14.例文帳に追加

すなわち、入力端子１１から出力端子１２に到るまでの信号光の遅延時間が所望値になるよう調整用光ファイバ１５の長さは設定され、増幅用光ファイバ１４が長いほど調整用光ファイバ１５は短い。 - 特許庁

The device also includes a setting machine 25 for storing an input time difference from an input command to arrival as a delay phase difference at every previously set frequency difference, and an operation circuit 20 for selecting the delay phase difference from a storage means in accordance with a busbar-side frequency at the time of synchronous input.例文帳に追加

母線側と投入側との電圧差を検知する電圧差検知手段１１・１５と、母線側と投入側との周波数差を検知する周波数差検知手段１２・１４と、母線側と投入側との位相差を検知する位相差検知手段１３と、投入指令から到達までの投入時間差を、予め設定した周波数差毎の遅れ位相差として記憶する設定器２５と、同期投入時に母線側周波数に応じて前記遅れ位相差を前記記憶手段から選択可能な演算回路２０を備えた同期投入装置１０を提供する。 - 特許庁

In case of I, in S17, a driving force is controlled based on a control input accelerator opening cAPO with smaller delay opening property for an actual accelerator opening APO, and in S18, it is checked whether cAPO is less than a set basic accelerator opening APOa (accelerator operation type I-2) or larger than the same (accelerator operation type I-1).例文帳に追加

Iの場合Ｓ17で、実アクセル開度APOに対し遅開き特性の小さな制御入力アクセル開度cAPOに基づく駆動力制御を行い、Ｓ18でこのcAPOが基本的な設定アクセル開度APOa未満（アクセル操作形態I−2）か以上（アクセル操作形態I−1）かをチェックする。 - 特許庁

Whether or not the two input signals have the same level for a prescribed time or over is decided depending on the outputs from the differential input buffer and the delay circuit and a prescribed signal is set to the output when it is decided that the two input signals have the same level for a prescribed time on over.例文帳に追加

差動入力回路において、２つの入力信号のそれぞれを閾値電圧とを比較する差動入力バッファと、こそれ差動入力バッファの出力を遅延させる遅延回路とを設け、差動入力バッファ及び遅延回路の各出力から２つの入力信号が所定の時間以上互いに同一レベルの信号であるか否かを判断し、所定の時間以上同一レベルの信号であると判断すると出力を所定の信号とする。 - 特許庁

When the start of recording of musical sound pattern data is indicated, playing data inputted from an analog input terminal are converted by an A/D converter into digital audio data, which are recorded in a musical sound pattern data storage area of a RAM and reproduced while delayed by the delay time set in the selected and set remixing pattern corresponding to the data section.例文帳に追加

楽音パターンデータの記録開始が指示されると、アナログ入力端子から入力された演奏データは、Ａ／Ｄ変換器を介してデジタルオーディオデータに変換されて、ＲＡＭの楽音パターンデータ格納領域に記録されるとともに、当該データ区間に対応して、前記選択設定されたリミックスパターンに設定された遅延時間だけ、このデジタルオーディオデータが遅延されて再生される。 - 特許庁

The drive ability of the tristate buffer 120 is set so as to provide a propagation delay time such that the scan test data outputted from the QT terminal is propagated to the scan test data input terminal DT of a scan test flip-flop circuit of the next stage and satisfactorily fetched and held therein as desired.例文帳に追加

このトライステートバッファ１２０の駆動能力は、ＱＴ端子から出力されるスキャンテスト用データが次段のスキャンテスト用フリップフロップ回路のスキャンテスト用データ入力端子ＤＴに伝播されて所期通り良好に内部に取り込まれ、保持されるような伝播遅延時間となるような駆動能力に設定される。 - 特許庁

Concerning this timing verification method, when a PLL circuit exists on a clock path formed between a clock supply terminal for supplying a first clock designated as a verification object and the clock input terminal of an FF set at the terminal as a verification object, a second terminal clock delay value is found on the basis of a first terminal clock delay value DCE1, the jitter of the PLL and an stationary phase error.例文帳に追加

開示されるタイミング検証方法は、検証対象として指定された第１のクロックを供給するクロック供給端と検証対象として終点に設定されたＦＦのクロック入力端子との間に形成されたクロック・パス上にＰＬＬ回路が存在する場合には、第１終点クロック遅延値ＤＣＥ１と、終点ループ遅延値と、ＰＬＬにおけるジッタ及び定常位相誤差とに基づいて、第２終点クロック遅延値を求める。 - 特許庁

When time corresponding to twice the propagation delay time of the 1st transmission line 2 having line length Ls is set up so as to be shorter than any of the rise time Tr and fall time Tf of a signal at the input of the receiving circuit 9, attenuation at the high frequency of the transmission line can be improved by the overshooting characteristic.例文帳に追加

さらに、線長Ｌｓの第１の伝送線路２の伝搬遅延時間を２倍した時間が、受信回路９の入力における信号の立ち上がり時間Ｔｒおよび立ち下がり時間Ｔｆのいずれよりも短いように設定することによりこのオーバーシュート特性により伝送線路の高周波での減衰を改善する。 - 特許庁

In a UWB wireless communication apparatus for employing a plurality of the surface acoustic wave devices so as to output a reference signal pulse used for a reference of data decision and a data signal pulse in a prescribed timing, a set of tapped SAW delay lines of the same structure is located in axial symmetry to upper and lower parts except the direction of any tap of an input transducer or an output transducer.例文帳に追加

複数の表面弾性波装置を用いて、データ判定の基準となる基準信号パルスと、データ信号パルスとを所定のタイミングで出力するＵＷＢ無線通信機において、上記複数の表面弾性波装置それぞれについて、入力トランスデューサ又は出力トランスデューサのいずれか一方のタップの向きを除いて、同一構造の一組のタップ付ＳＡＷ遅延線を線対称となるように上下に配置する。 - 特許庁