「synchronous dynamic random access memory」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The main microcomputer 5, when started by a boot program, develops the program for the main microcomputer 5 stored in the flash memory 10 into SDRAM (Synchronous Dynamic Random Access Memory) 6 and starts it, and transfers the program for the sub microcomputer 8 to the sub microcomputer 8.例文帳に追加

メインマイコン５は、ブートプログラムにより起動したとき、フラッシュメモリ１０に記憶されているメインマイコン５用のプログラムをSDRAM(Synchronous Dynamic Random Access Memory)６に展開し、起動するとともに、サブマイコン８用のプログラムをサブマイコン８に転送する。 - 特許庁

To enable transferring data efficiently in a SDRAM(synchronous dynamic random access memory) by performing appropriately refresh processing of SDRAM.例文帳に追加

ＳＤＲＡＭのリフレッシュ処理を適切に行い、ＳＤＲＡＭにおいて効率的なデータ転送ができるようにする。 - 特許庁

A synchronous random access memory device is manufactured as a dynamic storage device or a static storage device.例文帳に追加

前記の同期ランダムアクセスメモリ装置はダイナミック記憶装置またはスタティック記憶装置として製作される。 - 特許庁

Then, a signal self_refresh becomes HIGH (3), and a self-refresh operation is instructed to an SDRAM (Synchronous Dynamic Random Access Memory) 9 through an SDRAM controller 33.例文帳に追加

すると、信号ｓｅｌｆ＿ｒｅｆｌｅｓｈがＨＩＧＨとなり（３）、ＳＤＲＡＭコントローラ３３を介してＳＤＲＡＭ９にセルフリフレッシュ動作が指示される。 - 特許庁

To provide a memory module including a mass flash memory and attaining matching between an access time of the flash memory and an access time of an SDRAM (synchronous dynamic random access memory) and to provide a controller.例文帳に追加

フラッシュメモリのアクセス時間とＳＤＲＡＭのアクセス時間との整合を図り、大容量フラッシュメモリを含むメモリモジュールとコントローラを提供する。 - 特許庁

DYNAMIC TYPE SEMICONDUCTOR MEMORY APPARATUS, DOUBLE DATA RATE SYNCHRONOUS DYNAMIC TYPE RANDOM ACCESS MEMORY, SEMICONDUCTOR MEMORY CIRCUIT APPARATUS, AND SEMICONDUCTOR INTEGRATED CIRCUIT APPARATUS例文帳に追加

ダイナミック型半導体記憶装置、ダブル・データ・レート・シンクロナス・ダイナミック型ランダム・アクセス・メモリ、半導体記憶回路装置及び半導体集積回路装置 - 特許庁

To provide an output driver circuit which offers control and logic level adjustment for high speed data communications in a synchronous memory such as a synchronous dynamic random access memory (SDRAM).例文帳に追加

同期ダイナミックランダムアクセスメモリ（SDRAM）などの同期メモリにおける高速データ通信のための制御および論理レベル調整を提供する出力ドライバ回路。 - 特許庁

In the case of access from main and external controllers to a synchronous dynamic random access memory(SDRAM) 11, the bus controller 12 arbitrates the access requests of these respective controllers through an arbitrating circuit part 25.例文帳に追加

バス制御コントローラ１２は、調停回路部２５にてＳＤＲＡＭ１１にメイン及び外部コントローラがアクセスするに際してその各コントローラのアクセス要求を調停する。 - 特許庁

METHOD FOR PERFORMING ACCESS OPERATION IN SYNCHRONOUS DYNAMIC RANDOM ACCESS MEMORY ARRAY AND INTEGRATED CIRCUIT DEVICE INCLUDING CIRCUIT FOR CONTROLLING COLUMN SELECTING SIGNAL例文帳に追加

同期型ダイナミックランダムアクセスメモリアレイにおいてアクセス動作を実行するための方法およびコラム選択信号を制御するための回路を含む集積回路素子 - 特許庁

To provide an apparatus and driving method for use with multi-bank Synchronous Dynamic Random Access Memory (SDRAM) circuits, modules, and memory systems.例文帳に追加

マルチバンク同期式ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）回路、モジュール及びメモリシステムとともに使用される装置及び駆動方法を提供する。 - 特許庁

To provide a method for designating an address with lower power consumption than before in a nonvolatile memory device while conforming to a specification of an SDRAM (Synchronous Dynamic Random Access Memory) of JEDEC (Joint Electron Device Engineering Council).例文帳に追加

不揮発性メモリ装置において、ＪＥＤＥＣのＳＤＲＡＭの規格に準拠しつつ、アドレス指定を従来よりも低消費電力で行う方法を提供する。 - 特許庁

A digital multifunctional machine 1 comprises: a FIFO memory 112 serving as a buffer for temporarily storing data DMA (Direct Memory Access)-transferred from a DDR-SDRAM (Double Data Rate Synchronous Dynamic Random Access Memory) 104; and a FIFO memory 114 serving as a buffer for temporarily storing data to be DMA-transferred to the DDR-SDRAM 104.例文帳に追加

デジタル複合機１は、ＤＤＲ−ＳＤＲＡＭ１０４からＤＭＡ転送されてきたデータを一時的に保持するバッファであるＦＩＦＯメモリ１１２と、ＤＤＲ−ＳＤＲＡＭ１０４へＤＭＡ転送するデータを一時的に保持するバッファであるＦＩＦＯメモリ１１４とを備える。 - 特許庁

METHOD OF TRANSFERRING FRAME DATA USING SYNCHRONOUS DYNAMIC RANDOM ACCESS MEMORY, METHOD OF TRANSFERRING FRAME DATA TO SOURCE DRIVER, AND TIMING CONTROL MODULE例文帳に追加

シンクロナスダイナミックランダムアクセスメモリを用いたフレームデータの転送方法及びフレームデータのソースドライバへの転送方法並びにタイミング制御モジュール - 特許庁

An SDRAM (Synchronous Dynamic Random Access Memory) address control part 25 stores the pixel data of the pixels stored in the storage areas of the number of the pixels in one row of the division number into the same storage area of an SDRAM.例文帳に追加

ＳＤＲＡＭアドレス制御部２５は、分割した数の１行の画素数の記憶領域に記憶された画素の画素データをＳＤＲＡＭの同じ記憶領域に記憶する。 - 特許庁

To shorten a data write-in time at a test time by giving a function writing the data read out from a specified bank in another bank in a synchronous type DRAM(dynamic random access memory) having multi-bank constitution.例文帳に追加

マルチバンク構成を有する同期型ＤＲＡＭにおいて、特定のバンクから読み出したデータを他のバンクに書き込みを行う機能を持たせ、試験に際してデータ書き込み時間を短縮する。 - 特許庁

Priority order of the request arbitration to the requests RQ0-RQn is order of a page hit, bank open, and LRU, and a bank priority order to SDRAM (Synchronous Dynamic Random Access Memory) is determined.例文帳に追加

そして、リクエストＲＱ０〜ＲＱｎに対するリクエスト調停の優先順位はページヒット、バンクオープン、ＬＲＵの順で、ＳＤＲＡＭに対するバンク優先順位が決定する。 - 特許庁

In a step S1, FAT blocks corresponding to a size to the capacity of a synchronous dynamic random access memory (SDRAM) for the FAT blocks are copied in the SDRAM for the FAT blocks in order from the head side out of the FATs recorded in the information recording medium.例文帳に追加

ステップＳ１で、情報記録媒体に記録されているＦＡＴのうち、先頭側から順に、ＦＡＴブロック用ＳＤＲＡＭの容量に対するサイズに対応するＦＡＴブロックを、ＦＡＴブロック用ＳＤＲＡＭにコピーさせる。 - 特許庁

The circuit 13 issues an REF command to an SDRAM (Synchronous Dynamic Random Access Memory) 30 when an REF flag register 14 is "ON" and a microcomputer 20 accesses (reads out or writes) another device 40.例文帳に追加

そして、コマンド生成回路１３は、ＲＥＦフラグレジスタ１４が「ＯＮ」であって、マイコン２０が他のデバイス４０にアクセス（読み出し又は書き込み）しているときに、ＲＥＦコマンドをＳＤＲＡＭ３０に発行している。 - 特許庁

In an SDRAM(synchronous dynamic random access memory), a columnar decoder is divided into four blocks DB1-DB4, and intrinsic predecode signals Yk are assigned to each block DB.例文帳に追加

ＳＤＲＡＭにおいて、列デコーダ１１ａを４つのブロックＤＢ１〜ＤＢ４に分割し、各ブロックＤＢに固有のプリデコード信号Ｙｋを割当てる。 - 特許庁

To attain the high speed of a synchronous DRAM(dynamic type random access memory) or the like by suppressing the generation of hot carriers in a data input buffer and a data output buffer or the like without incurring an access delay especially at the munimum side of an external power source voltage VDD.例文帳に追加

特に外部電源電圧ＶＤＤのミニマム側でのアクセス遅延を招くことなく、データ入力バッファ及びデータ出力バッファ等におけるホットキャリアの発生を抑制し、シンクロナスＤＲＡＭ等の高速化を図る。 - 特許庁

The delay amount may be one or more currents or voltages indicating an amount of PVT compensation to be applied to input or output signals of an application circuit, such as a memory-bus driver, a dynamic random access memory, a synchronous DRAM, a processor or other clocked circuit.例文帳に追加

遅延量は、１つ以上の電流または電圧となる場合があり、メモリバスドライバ、動的ランダムアクセスメモリ、同期ＤＲＡＭ、プロセッサ、あるいは他のクロック回路のようなアプリケーション回路の入力信号または出力信号に適用されるＰＶＴ補正量を示す。 - 特許庁

Flip-flops 6 and 7 of the memory controller 1 operate with respective clock signals CLK_-A and CLK_-B different in the change of timing at the same period, and fetch the read data from an SDRAM(synchronous dynamic random access memory) 2 at the same period and at different timings.例文帳に追加

メモリコントローラ１のフリップフロップ６，７は、互いに同一周期で変化のタイミングが異なるクロック信号CLK_AとCLK_Bのそれぞれにより動作してＳＤＲＡＭ２からのリードデータを同一周期で異なるタイミングで取り込む。 - 特許庁

To provide an on-chip test interface being integrated and always enabled which is used for verifying a function of high speed incorporated memory such as a synchronous dynamic random access memory(SDRAM) enabling performing a test with an existing tester having comparatively low operation speed (therefore, low cost), or the like.例文帳に追加

既存の比較的低速度の、（よって低コストの）テスタでテストを行なうことを可能にする、シンクロナスダイナミックランダムアクセスメモリ（「ＳＤＲＡＭ」）などの高速組込みメモリの機能を検証するために用いる、統合され常に可能化されたオンチップテストインターフェイスを提供する。 - 特許庁

In this memory module 100, an address generation circuit 120 generates the highest order bit B2 of the bank address insufficient for the purpose of specification of the memory cell that is the access target by use of the highest order bit of the row address output from the memory controller 12, and outputs it to SDRAM (Synchronous Dynamic Random Access Memory) 110.例文帳に追加

メモリモジュール１００において、アドレス生成回路１２０は、メモリコントローラ１２から出力されたロウアドレスの最上位ビットを用いて、アクセス対象となるメモリセルを特定するために不足するバンクアドレスの最上位ビットＢ２を生成し、これをＳＤＲＡＭ１１０に出力する。 - 特許庁

The two-chip/single-die switching device architecture includes an internal memory storage block on the single-die, an external memory storage interface to a double data rate synchronous dynamic random access memory (DDR SDRAM), an external memory manager, and a packet data transfer engine effecting packet data transfers between an internal memory store and the external DDR SDRAM memory.例文帳に追加

この２チップ／単一ダイの交換装置アーキテクチャは、単一ダイ上の内部記憶装置ブロック、ダブル・データ・レート・シンクロナス・ダイナミック・ランダム・アクセス・メモリ（ＤＤＲ ＳＤＲＡＭ）への外部記憶装置インタフェース、外部記憶装置マネージャ、及び内部記憶装置と外部ＤＤＲ ＳＤＲＡＭ記憶装置との間でパケット・データの転送を実行するパケット・データ転送エンジンを含む。 - 特許庁

By using a clock signal x4Clk having a frequency higher than that of the operation clock c1Clk of a double data rate synchronous dynamic random access memory (DDR-SDRAM), a strobe signal edge detection part 1303 samples data strobe signals Dqs to detect the switching edge of the data strobe signals Dqs, and output an edge switching detection signal.例文帳に追加

ダブルデータレート同期式ダイナミックランダムアクセスメモリ（ＤＤＲ−ＳＤＲＡＭ）の動作クロックｘ１Ｃｌｋの周波数より高い周波数をもつクロック信号ｘ４Ｃｌｋを用いて、ストローブ信号エッジ検出部１３０３が、データストローブ信号Ｄｑｓをサンプリングして、データストローブ信号Ｄｑｓの切り替わりエッジを検出し、エッジ切り替わり検出信号を出力する。 - 特許庁