「timer pulse」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

The drive signal (a) and (b) for driving the inverter from the driving pulse generating unit 17 is input to the timer counter 15, and a phase difference and a cycle is discriminated by a discriminating circuit, and in the case of the phase difference and the cycle within a regulated range, the rotation confirming signal is output.例文帳に追加

一方駆動パルス発生部１７からのインバータ駆動用のドライブ信号ａ及びｂが、タイマカウンタ１５に入力され、その位相差および周期が判別回路で判別され、共に規定範囲内である場合に回転確認信号を出力する。 - 特許庁

Each of a plurality of semiconductor devices DEV[1]-DEV[n] includes a trigger input terminal TRG_-IN, a trigger output terminal TRG_-OUT, and a timer circuit TM which delays a pulse signal input from TRG_-IN and outputs it to TRG_-OUT.例文帳に追加

例えば、複数の半導体デバイスＤＥＶ［１］〜ＤＥＶ［ｎ］のそれぞれが、トリガ入力端子ＴＲＧ＿ＩＮ、トリガ出力端子ＴＲＧ＿ＯＵＴ、およびＴＲＧ＿ＩＮから入力されたパルス信号を遅延させてＴＲＧ＿ＯＵＴに出力するタイマ回路ＴＭを備える。 - 特許庁

In a step S11, the stop time timer Tp is compared with a prescribed reference value Tref, and the process is returned to a step S5 and the above described processes are repeated when Tp is lower than Tref, and thereby, even when input of the pulse signal P from a crank pulser 19 is stopped, a main relay 15 can maintain a closed state.例文帳に追加

ステップＳ１１では、停止時間タイマTpが所定の基準値Trefと比較され、Tp＜Trefである限りは、ステップＳ５へ戻って上記した各処理が繰り返されるので、クランクパルサ１９からのパルス信号Pの入力が途絶えていても、メインリレー１５は閉成状態を維持できる。 - 特許庁

In a bag filter 13, a solenoid valve 15a is actuated at regular intervals according to a set value by a timer installed in a controller 12, and with the use of compressed air the pressure of which is reduced at a regular value by a pressure reducing valve 17, a filter cloth 14 is wiped off by a pulse- jet device 16.例文帳に追加

バグフィルター１３では、制御装置１２に設置したタイマーによる設定値により一定間隔で、ソレノイドバルブ１５ａを作動させて、減圧弁１７により規定の圧力に減圧された圧縮空気を用いて、パルスジェット器１６によりろ布１４の払落とし処理が行われる。 - 特許庁

In a program to be executed immediately after a CPU 1 is power-on reset, when the output of a program run signal B to be output by a diagnostic program to a watchdog timer 2 is stopped, if a reset generation circuit 3 is normal, a reset pulse signal D is output from the reset generation circuit 3.例文帳に追加

ＣＰＵ１がパワーオンリセットした直後に実行されるプログラム内において、診断プログラムがウォッチドッグタイマ２に出力するプログラムラン信号Ｂの出力を停止させることにより、リセット発生回路３が正常であれば、リセット発生回路３からリセットパルス信号Ｄが出力される。 - 特許庁

A CPU 51 emits a head trigger signal 65 at every fire cycle by using a timer to apply a drive pulse to a printing head 21 and generates interruption processing once per 8 for cycles to collect image data 59 corresponding to 8 fire cycles by interruption processing to output the same at a stroke.例文帳に追加

ＣＰＵ５１は、タイマを用いてファイヤ周期ごとにヘッドトリガ信号６５を発して印刷ヘッド２１に駆動パルスを与えるとともに、８ファイヤ周期に１回だけ割り込み処理を発生させて、その割り込み処理で８ファイヤ分のイメージデータ５９を纏めて一気に出力する。 - 特許庁

In update processing started in 10mS timer interrupt processing during recording operation of information to the optical disk, a CPU 40 updates one by one a plurality of pulse width setting information stored in a pulse width setting register of a laser control circuit and a plurality of driving current setting information stored in a driving current setting register to setting values suitable for present recording speed by serial transmission (steps 501, 503).例文帳に追加

ＣＰＵ４０は、光ディスクへの情報の記録動作中に１０ｍＳのタイマ割り込み処理の中で起動される更新処理において、レーザ制御回路のパルス幅設定レジスタに格納されている複数のパルス幅設定情報及び駆動電流設定レジスタに格納されている複数の駆動電流設定情報を１つずつ、シリアル伝送によって現在の記録速度に適切な設定値にそれぞれ更新する（ステップ５０１、５０３）。 - 特許庁

The information reproducing device 100 is provided with a digital timer circuit 76 synchronizing with a reference clock of data separator circuit 91 for determining data from a clock from an output signal J of a TDF 70 as a means for setting a masking time of the TDF 70 for removing the mis-pulse of the reproducing digital signal d.例文帳に追加

本発明に係る情報再生装置１００には、再生ディジタル信号ｄのミスパルスを除去するＴＤＦ７０のマスク時間を設定する手段として、ＴＤＦ７０の出力信号Ｊからデータとクロックとを判別するデータセパレータ回路９１の基準クロックに同期したディジタルタイマ回路７６を設けている。 - 特許庁

This device is provided with a timer 217 measuring a moving time between prescribed two points of an optical card 107 by moving an optical head 204 and the card relatively and a means correcting the drive signal of the pulse motor 213 based on the measured moving time, a distance between two points and a relative moving speed to be scanned.例文帳に追加

光ヘッド２０４と光カード１０７を相対移動させて光カードの所定の２点間における移動時間を測定するタイマー２１７と、測定された移動時間と２点間の距離及び走査すべき相対移動速度に基づいてパルスモータ２１３の駆動信号を補正する手段とを具備する。 - 特許庁

This device is equipped with a means which compares a 1-second pulse signal arriving from a GPS with the sampling number of this device and a means which decides a defect if the mentioned sampling number is not found among specific sampling numbers or if the 1PPS signal from the GPS does not arrive within a timer value counted by this device.例文帳に追加

ＧＰＳから来る１秒パルス信号と自装置のサンプリング番号とを比較する手段と、前記サンプリング番号が所定のサンプリング番号内に来ない場合、あるいはＧＰＳからの１ＰＰＳ信号が自装置でカウントするタイマ値以内に来ない場合不良と判定する手段とを備えた。 - 特許庁

When a pulse period of a watch dog clear signal WD1 which a main CPU 111a generates is normal, closed circuit function retaining a closing motion element 104a by an output permission signal OUTE which a watch dog timer circuit 119 generates and then, alarm output is released by forced OFF command from the main CPU111a.例文帳に追加

メインＣＰＵ111aが発生するウォッチドッグクリア信号ＷＤ１のパルス周期が正常であるときにウォッチドッグタイマ回路119が発生する出力許可信号ＯＵＴＥによって開閉素子104aの閉路動作保持が行われた後に、メインＣＰＵ111aからの強制OFF指令によって覚醒出力は解除される。 - 特許庁

The ultrasonic non-destructive inspection device 1 comprises a voltage control section 100 formed of a timer 102, a CPU (Central Processing Unit) 10a, and a transmission pulse generating section 11, and a driving circuit 12X formed of a single element driving section 14, a phased array driving section 15, a power supply 16A, and a switch 101.例文帳に追加

超音波非破壊検査装置１は、タイマー１０２と、ＣＰＵ（中央演算装置）１０ａと、送信パルス発生部１１とからなる電圧制御部１００と、シングルエレメント駆動部１４と、フェーズドアレー駆動部１５と、電源部１６Ａと、スイッチ１０１とからなる駆動回路１２Ｘとを内部に有する。 - 特許庁

The plurality of conveyors 1, 2 and 3 constituting the article transfer conveyor are provided with fixed position cams 4, 5 and 6 for generating a signal in a predetermined rotation position; and the conveyor 2 is a reference conveyor equipped with a pulse shaft 7 for generating a predetermined number of pulses for each rotation of the conveyor 2, or an integration timer 8 for integrating passed time for each rotation.例文帳に追加

物品搬送コンベアを構成する複数個のコンベア１、２、３の各々は所定回転位置で信号を発する定位置カム４、５、６を備えるとともに、コンベア２を１回転毎に所定数のパルスを発生するパルス軸７を具えるか、又は１回転毎に時間経過を積算する積算タイマー８を具えた基準コンベアとしている。 - 特許庁

The microcomputer includes: a timer pulse unit (103) capable of forming clock signals; a DMA controller (110) capable of performing DMA transfer of display data to the liquid crystal display; and a selector (105) capable of selectively transmitting a first clock signal for use in the DMA transfer, and a second clock signal for use in display on the liquid crystal display, to the clock input terminal of the liquid crystal display.例文帳に追加

クロック信号を形成可能なタイマパルスユニット（１０３）と、表示用データを液晶ディスプレイへＤＭＡ転送可能なＤＭＡコントローラ（１１０）と、上記ＤＭＡ転送に用いられる第１クロック信号と、上記液晶ディスプレイへの表示に用いられる第２クロック信号とを選択的に上記液晶ディスプレイのクロック入力端子へ伝達可能なセレクタ（１０５）とを設ける。 - 特許庁

The watchdog timer 3 is also provided with an operation judgment part 5 for monitoring the operation state of the electronic control device 2 on the basis of the cancel pulses from the electronic control device 2, and during the output of the function limit signal from the function control part 6, carrying out output inhibition processing for inhibiting the output of a reset signal independently of the existence of input of the cancel pulse.例文帳に追加

また、ウォッチドッグタイマ３は、電子制御装置２からのキャンセルパルスに基づいて該電子制御装置２の動作状態を監視する一方、機能制御部６から機能制限信号が出力されている間においては、キャンセルパルスの入力有無にかかわらずリセット信号の出力を禁止する出力禁止処理を行う動作判断部５を備えている。 - 特許庁

A semiconductor memory device 1 includes a memory cell array H40 having a plurality of memory cells, an SR timer circuit H80 deciding a period of self-refresh of the memory cells, a refresh counter H20 generating an internal address signal being an object of self-refresh, and a circuit outputting a pulse activation signal for executing continuous refresh operation in one period of self-refresh.例文帳に追加

本発明の一態様に係る半導体記憶装置１は、複数のメモリセルを有するメモリセルアレイＨ４０と、メモリセルのセルフリフレッシュの周期を決定するＳＲタイマー回路Ｈ８０と、セルフリフレッシュの対象となるメモリセルの内部アドレス信号を生成するリフレッシュカウンタＨ２０と、セルフリフレッシュの１周期間に、連続してリフレッシュ動作を実行するためのパルス活性信号を出力する回路とを備えるものである。 - 特許庁