「transistor model」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

HIGH-FREQUENCY TRANSISTOR MODEL AND METHOD FOR CREATING IT例文帳に追加

高周波トランジスタモデル、および、その作成方法 - 特許庁

GATE OXIDE FILM TUNNEL CURRENT MODEL FOR MOS TRANSISTOR例文帳に追加

ＭＯＳトランジスタのゲート酸化膜トンネル電流モデル - 特許庁

When a model which represents one transistor as a single transistor is defined as a mono-transistor mode, and a model which represents one transistor as a structure that multiple sub transistors are connected in series and the gate insulation film capacitor is connected to each sub transistor is defined as a multi-transistor mode, the mono-transistor model or the multi- transistor model is chosen to simulate each transistor.例文帳に追加

ひとつのトランジスタを、そのままひとつのトランジスタで表すモデルを、モノトランジスタモデルと定義し、ひとつのトランジスタを、複数のサブトランジスタが直列に接続され、各々のサブトランジスタにゲート絶縁膜容量が接続された構造で表すモデルを、マルチトランジスタモデルと定義したとき、各々のトランジスタに対して、モノトランジスタモデルと、マルチトランジスタモデルとを、選択して用いる。 - 特許庁

To provide a method for creating a model parameter of a bipolar transistor.例文帳に追加

バイポーラトランジスタのモデルパラメータの作成方法を提供する。 - 特許庁

To provide a transistor model generation device and a transistor model generation method, easily creating a transistor model reflecting a diffusion layer length-dependent parameter corresponding to each diffusion layer.例文帳に追加

それぞれの拡散層に対応する拡散層長依存パラメータが反映されるトランジスタモデルを容易に作成するトランジスタモデル生成装置、トランジスタモデル生成方法を提供する。 - 特許庁

SIMULATION METHOD USING TRANSISTOR MODEL, AND METHOD OF CONTROLLING OPERATION OF CIRCUIT COMPRISING FIELD EFFECT TRANSISTOR, BASED ON SIMULATION METHOD USING TRANSISTOR MODEL例文帳に追加

トランジスタモデルを用いたシミュレーション方法、及び、トランジスタモデルを用いたシミュレーション方法に基づく、電界効果型トランジスタから成る回路の動作制御方法 - 特許庁

The mono-transistor model is used for a short-channel transistor in which the kink effect exists, and the multi-transistor model is used for a long-channel transistor in which the kink effect does not exist.例文帳に追加

キンク効果が存在するような短チャネルトランジスタに対しては、モノトランジスタモデルを用い、キンク効果が存在しないような長チャネルトランジスタに対しては、マルチトランジスタモデルを用いる。 - 特許庁

METHOD FOR FORMING TRANSISTOR MODEL AND METHOD FOR DESIGNING ELECTRONIC CIRCUIT例文帳に追加

トランジスタモデルの作成方法及び電子回路の設計方法 - 特許庁

An analysis model creating means 812 connects the power source LRC model 606, a transistor circuit model 610, a noise source model 607, a silicon substrate model 608, a static power capacitance model 609, and a package/board model 611 so as to create a power source noise analysis model 813 and a jitters analysis model 817.例文帳に追加

解析モデル作成手段８１２は、これにトランジスタ回路モデル６１０、ノイズ源モデル６０７、シリコン基板モデル６０８、静電容量モデル６０９、パッケージ／ボードモデル６１１を接続し、電源ノイズ解析用モデル８１３とジッタ解析用モデル８１７を作成する。 - 特許庁

EQUIVALENT CIRCUIT MODEL FOR MEANDER TYPE FIELD EFFECT TRANSISTOR AND CIRCUIT SIMULATOR USING EQUIVALENT CIRCUIT MODEL例文帳に追加

ミアンダ型電界効果トランジスタの等価回路モデル及び同等価回路モデルを用いた回路シミュレータ - 特許庁

SIMULATION MODEL OF BT INSTABILITY OF TRANSISTOR, AND SIMULATION MODELING METHOD例文帳に追加

トランジスタのＢＴ劣化のシミュレーションモデルおよびシミュレーションモデル化方法 - 特許庁

CIRCUIT SIMULATION DEVICE INTEGRATED WITH DIFFUSED LAYER LENGTH DEPENDENCY OF TRANSISTOR AND TRANSISTOR MODEL CREATION METHOD例文帳に追加

トランジスタの拡散層長依存性を組み込んだ回路シミュレーション装置およびトランジスタモデル作成方法 - 特許庁

MOS TRANSISTOR SIMULATION MODEL AND CIRCUIT SIMULATION METHOD USING THE SAME例文帳に追加

ＭＯＳ型トランジスタのシミュレーションモデルおよびそれを用いた回路のシミュレーション方法 - 特許庁

A power supply wiring model, a transistor model and a substrate model are generated as components of a power supply noise analysis model from the various data thus extracted, and the power supply noise analysis model is created from the various models thus generated.例文帳に追加

そして、抽出された各種データに基づいて、電源ノイズ解析モデルの構成要素となる電源配線モデル、トランジスタモデルおよび基板モデルを生成し、生成された各種モデルを用いて電源ノイズ解析モデルを作成する。 - 特許庁

METHOD FOR EVALUATING POWER MOS TRANSISTOR, MODEL EXTRACTION PROGRAM, AND CIRCUIT SIMULATION METHOD例文帳に追加

パワーＭＯＳトランジスタの評価方法，モデル抽出プログラム，および回路シミュレーション方法 - 特許庁

TRANSISTOR, METHOD FOR DEFINING CHARACTERISTICS CHANGE MODEL EQUATION THEREFOR AND METHOD FOR DETERMINING QUALITY THEREOF例文帳に追加

トランジスタ、トランジスタの特性変動モデル式特定方法、及びトランジスタの良否判定方法 - 特許庁

To provide a transistor modeling to make the performance of a finally formed transistor to be close to that of simulated by the simulation model.例文帳に追加

トランジスタのモデリングを提供し、最終的につくられるトランジスタの真の性能をシミュレーションモデルを用いてシミュレートされた性能に近づけること。 - 特許庁

To increase accuracy in simulation used to design an integrated circuit including an insulated gate field effect transistor by appropriately forming a model of an inside fringe capacity and reflecting the model on the simulation of the integrated circuit in an insulated gate field effect transistor model.例文帳に追加

絶縁ゲート電界効果トランジスタモデルにおいて内側フリンジ容量を適切にモデル化し、当該モデルを集積回路のシミュレーションに反映し、絶縁ゲート電界効果トランジスタを含む集積回路の設計に使用されるシミュレーション精度を向上する。 - 特許庁

Besides, by a first current supply control model element 54, a model current flowing from a model power source ME1 through a model resistor MR2 for bias can be supplied to a model transistor MQ7 through a base electrode or to the output terminal P1a of the analog model circuit 44 corresponding to the output of the analog model circuit 44.例文帳に追加

また、第１の電流供給制御モデル要素５４は、バイアス用のモデル抵抗ＭＲ２を介してモデル電源ＭＥ１から流れるモデル電流を、アナログモデル回路４４の出力に対応させて、ベース電極を介してモデルトランジスタＭＱ７に供給したり、アナログモデル回路４４の出力端Ｐ１ａに供給したりすることができる。 - 特許庁

To provide a method for preparing an equalizing circuit model for easily and accurately preparing an equivalent circuit model for designing the high frequency circuit of an MOS type transistor.例文帳に追加

ＭＯＳ型トランジスタの高周波回路設計用等価回路モデルを容易かつ正確に作製することが可能な等価回路モデル作製方法を提供する。 - 特許庁

In the mono-transistor model, the gate insulation film capacitor is connected between a gate electrode and a source electrode.例文帳に追加

モノトランジスタモデルでは、ゲート絶縁膜容量がゲート電極とソース電極との間に接続されている。 - 特許庁

To provide a method for modeling a transistor in which the true performance of a transistor fabricated finally can be approximated to a performance simulated using a simulation model.例文帳に追加

トランジスタのモデリングを提供し、最終的につくられるトランジスタの真の性能をシミュレーションモデルを用いてシミュレートされた性能に近づけること。 - 特許庁

The size of a transistor and the number of turning steps are optimized using a turning model wherein the number of a plurality of turning steps is set to one transistor size.例文帳に追加

一のトランジスタサイズに対して複数の折り返し段数が設定された折り返しモデルを用いて、トランジスタのサイズおよび折り返し段数を最適化する。 - 特許庁

To achieve modeling by providing an efficient extraction procedure for circuit model parameters of a multi-stage series-connection field-effect transistor with respect to a fitting method for circuit model parameters of a series-connection field-effect transistor.例文帳に追加

直列接続電界効果型トランジスタの回路モデルパラメータのフィッティング方法に関し、多段直列接続電界効果型トランジスタの回路モデルパラメータの効率的な抽出手順を提供し、モデル化を実施可能にする。 - 特許庁

To automatically verify a net list at transistor level and a hardware description model at gate level are functionally equivalent.例文帳に追加

トランジスタレベルのネットリストとゲートレベルのハードウェア記述モデルが機能的に等価であることを自動的に検証する。 - 特許庁

FIELD EFFECT TRANSISTOR MODEL, CIRCUIT SIMULATION DEVICE, CIRCUIT SIMULATION METHOD, PROGRAM FOR CIRCUIT SIMULATION, AND RECORDING MEDIUM例文帳に追加

電界効果トランジスタモデル、回路シミュレーション装置、回路シミュレーション方法、回路シミュレーション用プログラム及び記録媒体 - 特許庁

To provide a transistor model with changeable layout, and with parameter values variable corresponding to the layout changes.例文帳に追加

レイアウト変更に対応するパラメータ値の変更が可能であり、レイアウト変更可能なトランジスタモデルを提供する。 - 特許庁

This MOS transistor model is a BISM3 model, wherein a resistor 10 having an invariant resistance value is connected to an MOS transistor model MT at the drain side thereof, to whose resistor 10 a variable resistor 20 having a resistance value which changes depending on the gate potential VG and the drain potential VD is further connected in series.例文帳に追加

このＭＯＳトランジスタモデルは、ドレイン側に、不変抵抗値を有する抵抗１０がＭＯＳトランジスタモデルＭＴに接続されたＢＩＳＭ３モデルに、さらにゲート電位ＶＧ及びドレイン電位ＶＤに依存して抵抗値が変化する可変抵抗２０を抵抗１０に直列に接続したものである。 - 特許庁

In this simulation model of BT instability of a transistor, a bias condition of at least one terminal among the drain terminal, the source terminal and the substrate terminal of the transistor is set up as an independent bias condition from other terminals; and then a model parameter of the transistor is changed in the set bias condition.例文帳に追加

トランジスタのドレイン端子,ソース端子,および基板端子のうちの少なくとも１端子のバイアス条件を他の端子と独立したバイアス条件として設定したうえで、設定したバイアス条件において前記トランジスタのモデルパラメータを変化させてなる、半導体集積回路におけるトランジスタのＢＴ劣化のシミュレーションモデル。 - 特許庁

To provide an equivalent circuit model of a meander type gate field effect transistor and a circuit simulator using an equivalent circuit which performs accurate circuit simulation for a field effect transistor having a meander type gate.例文帳に追加

ミアンダ型ゲートを有する電界効果トランジスタに対して正確な回路シミュレーションを行うことができる等価回路モデル及び同等価回路を用いた回路シミュレータを提供する。 - 特許庁

To provide a simulation method, capable of extending the application range of a transistor of an evaluation object, compared with an existing degradation model-type method.例文帳に追加

既存の劣化モデル式に比べて、評価対象のトランジスタの適用範囲を広くしたシミュレーション方法を提供する。 - 特許庁

The circuit simulation apparatus is provided with a means 52 for acquiring data on a transistor, a means 53 for generating connection information on an integrated circuit based on the transistor data, a means 54 for defining a model parameter based on the transistor data and a means 55 for receiving connection information, performing a circuit simulation execution program incorporating the model parameter to calculate an electric characteristic of the transistor.例文帳に追加

回路シミュレーション装置は、トランジスタのデータを取得する手段５２と、トランジスタのデータに基づいて、集積回路の接続情報を生成する手段５３と、トランジスタのデータに基づいてモデルパラメータを定義する手段５４と、接続情報を受け、モデルパラメータを組み込んだ回路シミュレーション実行プログラムを実行してトランジスタの電気的特性を算出する手段５５とを備えている。 - 特許庁

To provide a parameter adjusting device for adjusting many parameters of a physical model of a semiconductor element such as a transistor in a short period of time.例文帳に追加

トランジスタなどの半導体素子の物理モデルの多数のパラメータを短時間で調整可能なパラメータ調整装置を提供すること。 - 特許庁

The predetermined distance is a distance at which the human body model + (HBM+) resistance of an LDMOS transistor, which increases as the distance increases, starts to be saturated.例文帳に追加

所定の距離とは該距離の増加と共に増大するＬＤＭＯＳトランジスタのＨＢＭ＋耐量が飽和し始める距離である。 - 特許庁

To provide environment allowing high-accuracy circuit simulation by extracting a model parameter which describes characteristics of a transistor with high accuracy.例文帳に追加

トランジスタの特性を高精度に記述できるモデルパラメータを抽出して、高精度回路シミュレーションを行える環境を提供する。 - 特許庁

The statistical STA delay library provides a delay function expressing a cell delay value as the function of the model parameter of a transistor in the cell.例文帳に追加

統計ＳＴＡ遅延ライブラリは、セル遅延値を当該セル内のトランジスタのモデルパラメータの関数として表す遅延関数を提供する。 - 特許庁

To provide a field effect transistor model, a circuit simulation device, a circuit simulation method, a program for circuit simulation, and a recording medium, enabling accurate simulation of characteristic of a field effect transistor.例文帳に追加

電界効果トランジスタの特性の正確なシミュレーションを可能とする電界効果トランジスタモデル、回路シミュレーション装置、回路シミュレーション方法、回路シミュレーション用プログラム及び記録媒体を提供する。 - 特許庁

To provide a method for simulation which can simulate a circuit operation after hot carrier deterioration even in a general purpose circuit simulation by using a device model of a thin film transistor in which a transistor having characteristics different from those of a nonlinear resistance element or an intrinsic transistor is coupled to an intrinsic transistor having no characteristic deterioration due to a hot carrier.例文帳に追加

ホットキャリアによる特性劣化のない真性トランジスタに非線形抵抗素子や真性トランジスタとは異なる特性のトランジスタを結合した薄膜トランジスタのデバイスモデルを用いることで、汎用の回路シミュレータであってもホットキャリア劣化後の回路動作をシミュレートできるようにしたシミュレーション方法を提供する。 - 特許庁

In the field effect transistor model for performing simulation of AC characteristic and noise characteristic of the field effect transistor, a resistance circuit in which a first resistance generating thermal noise is serially connected to a second resistance generating no thermal noise is connected as a gate resistor of the field effect transistor.例文帳に追加

電界効果トランジスタのＡＣ特性及び雑音特性のシミュレーションを行うための電界効果トランジスタモデルにおいて、熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを直列に接続した抵抗回路を電界効果トランジスタのゲート抵抗として接続する。 - 特許庁

At first, a model formula of stress is obtained in the longitudinal direction of the channel of an MOS transistor having parameters of the length and width of an active region and in the lateral direction perpendicular thereto.例文帳に追加

まず、活性領域の長さと幅をパラメータとするＭＯＳトランジスタのチャネル長方向およびそれに垂直な横方向の応力のモデル式を得る。 - 特許庁

To accurately simulate a voltage and frequency dependences of a gate insulation film capacitance which appear in a long-channel transistor and simultaneously to obtain a correct simulation result in a transient analysis, in the transistor model for the circuit simulator.例文帳に追加

回路シミュレータ用トランジスタモデルにおいて、長チャネルトランジスタに現れるようなゲート絶縁膜容量の電圧依存性・周波数依存性を正確に再現し、同時に、過渡解析においても正しいシミュレーション結果を得ることを目的とする。 - 特許庁

A memory cell is composed of a series connection body of a selection transistor and two memory transistor, while a defective state of this series connection body is simulated, and a defective model for generating a reference signal at the time of reading out data is provided.例文帳に追加

メモリセルを選択トランジスタと２個のメモリトランジスタとの直列接続体で構成すると共に、この直列接続体の不良状態を模擬し、データ読み出し時の参照信号を発生するための不良モデルを設ける。 - 特許庁

To provide a method of preparing data for designing electronic circuits which is capable of collecting data for designing which can accurately express a 1/f noise model of an MOS transistor.例文帳に追加

ＭＯＳトランジスタの１／ｆ雑音のモデルを的確に表現できる設計用データを収集できるようにした電子回路設計用データの作成方法の提供など。 - 特許庁

The model parameter is expressed by a formula including a term on the width of an active region of the transistor, a term on the width of an element separation region between the active region of the transistor and an active region arranged at the periphery of the active region of the transistor and a term on the width of the active region disposed at the periphery.例文帳に追加

モデルパラメータは、トランジスタの活性領域の幅に関する項と、トランジスタの活性領域とトランジスタの活性領域の周辺に設けられた活性領域との間の素子分離領域の幅に関する項と、周辺に設けられた活性領域の幅に関する項とを含む式により表される。 - 特許庁

To provide a method of generating an equivalent circuit model of a hetero-junction field effect transistor, the circuit model having parameters provided with a physical meaning, easily fed back for extraction of initial values and for device development, and accurately expressing electric characteristics, and also to provide a circuit simulator therefor.例文帳に追加

パラメータが物理的な意味をもち、容易に初期値の抽出やデバイス開発へのフィードバックが可能で、電気特性を精度良く表現できるヘテロ接合電界効果トランジスタの等価回路モデルの作成方法および回路シミュレータを提供する。 - 特許庁