「write strobe」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

This DDR (double data rate) SDRAM (synchronous DRAM) performs write-in operation having write-latency at the normal operation, and at a test, receives a data strobe signal DQS and a data signal before one clock cycle of a write-command WRT and performs write-in operation having no write-latency.例文帳に追加

このＤＤＲ ＳＤＲＡＭは、通常動作時はライトレイテンシを持った書込動作を行ない、テスト時はライトコマンドＷＲＴの１クロックサイクル前にデータストローブ信号ＤＱＳおよびデータ信号を受けてライトレイテンシを持たない書込動作を行なう。 - 特許庁

A write control signal from a write control signal D flip-flop 5 and a clock signal from an input terminal 1 are supplied to the AND gate 10, a write strobe signal is generated.例文帳に追加

また、書き込み制御信号Ｄフリップフロップ５からの書き込み制御信号と、入力端子１からのクロック信号がアンドゲート１０に供給されて、書き込みストローブ信号が発生される。 - 特許庁

The latch circuit 10 latches the data strobe signal DQS at the rise-up of the clock signal CLK after elapse of write-latency.例文帳に追加

ラッチ回路Ｌ１０はライトレイテンシ経過後のクロック信号ＣＬＫの立上り時にデータストローブ信号ＤＱＳをラッチする。 - 特許庁

In this mode, the data strobe signals 170-1 to 170-8 are used as a free running clock for sampling write data.例文帳に追加

このモードでは、データストローブ信号１７０−１〜１７０−８は、書込データをサンプリングする自由継続クロックとして用いられる。 - 特許庁

This circuit is equipped with a write data signal generating circuit for outputting the write data signal by changing over two data according to a level of output signal of a first clock duty control circuit and a data strobe signal generating circuit for outputting the data strobe signal by masking an unnecessary part of the output signal of a second clock duty control circuit by a data strobe mask signal.例文帳に追加

第１のクロックデューティ制御回路の出力信号のレベルに応じて、２つのデータを切り替えてライトデータ信号を出力するライトデータ信号生成回路と、データストローブマスク信号によって、第２のクロックデューティ制御回路の出力信号の不要な部分をマスクし、データストローブ信号を出力するデータストローブ信号生成回路とを備える。 - 特許庁

Prerequisites for the implementation are: firstly, use of the serial interface 110 providing a serial clock signal SCLK; secondly, write access to SPRAM 120 has to occur at the end of serial transmission; thirdly, a write strobe impulse has to be short compared to the original read strobe.例文帳に追加

インプリメンテーションの前提として、第１にシリアルクロック信号ＳＣＬＫを供給するシリアルインタフェース１１０を使用し、第２にＳＰＲＡＭ１２０に対する書き込みアクセスはシリアル伝送の終了時に発生する必要があり、第３に書き込みストローブインパルスは原読み出しストローブに比べて短い。 - 特許庁

A system clock CLK is supplied to the command decoder 2, a data strobe signal DQS is supplied to the write-timing generating section 3 and the data latch 7.例文帳に追加

システムクロックＣＬＫは、コマンドデコーダ２に供給され、データストローブ信号ＤＱＳは、ライトタイミング発生部３、及び、データラッチ７に供給される。 - 特許庁

A test mode discriminating circuit 31 inputs an external command consisting of a chip-select signal/CS, a row address strobe signal/RAS, a column address strobe signal/CAS, a write-enable signal/WE, and the like, while inputs memory address signals A0-An.例文帳に追加

テストモード判定回路３１は、チップセレクト信号／ＣＳ、ロウアドレスストローブ信号／ＲＡＳ、コラムアドレスストローブ信号／ＣＡＳ及びライトイネーブル信号／ＷＥ等からなる外部コマンドを入力するとともに、メモリアドレス信号A0〜Anを入力する。 - 特許庁

Energy saving is achieved by guaranteeing only one read strobe, even when multiple write accesses occur during one read access.例文帳に追加

１つの読み出しアクセスの間に多重書き込みアクセスが発生するときでも単一の読み出しストローブを保証することにより省エネルギーが実現される。 - 特許庁

Serial write access by means of a serial interface 110 and read access with a read strobe signal from an independent read device are generated asynchronously.例文帳に追加

シリアルインタフェース１１０によるシリアル書き込みアクセスと独立型読み出し装置からの読み出しストローブ信号による読み出しアクセスは非同期で発生する。 - 特許庁

To provide an imaging device capable of improving shooting performance while preventing a write failure to a storage media due to electromagnetic noise generated by the emission of a strobe light.例文帳に追加

ストロボ発光により発生する電磁的ノイズに起因する記憶媒体への書き込みエラーを防止しつつ撮影性能を向上することができる撮像装置を提供する。 - 特許庁

To provide a synchronous semiconductor memory element and its driving method in which an error of data by write-in postamble ringing of a data strobe signal DQS can be prevented.例文帳に追加

データストローブ信号ＤＱＳの書き込みポストアンブルリンギングによるデータのエラーを防止することができる同期式半導体メモリ素子及びその駆動方法を提供すること。 - 特許庁

Residual pins are used for a control signal for operating an address and the memory part, for example, a row address strobe signal, a column address strobe signal, and a pin to which a data write-in instruction word is inputted, and the pins are coupled to the input/output pin to which an address and the control signal are inputted.例文帳に追加

残りのピンはアドレス及びメモリ部を動作させるための制御信号、例えばローアドレスストローブ信号、コラムアドレスストローブ信号、及びデータ書込命令語を入力するピンで使用でき、アドレス及び制御信号が入力される入出力ピンに連結される。 - 特許庁

A write control circuit 11 writes data in the buffers according to a strobe clock, and a read control circuit 10 transmits a read address to a selector 12 in response to a RDY synchronizing pulse.例文帳に追加

ライト制御回路１１はストローブクロックによりデータを緩衝バッファに書き込み、リード制御回路１０はＲＤＹ同期化パルスに応答して、リードアドレスをセレクタ１２に送出する。 - 特許庁

The SDRAM related to the present invention receives a data masking signal for masking input data in write operation, and comprises data masking pins for outputting a signal being the same as a data strobe signal in read operation.例文帳に追加

本発明に係るSDRAMは、書込み動作時は、入力データをマスキングするためのデータマスキング信号を受信し、読出し動作時はデータストローブ信号と同じ信号を出力するデータマスキングピンを有する。 - 特許庁

In the DDR-SDRAM, read-out from the memory cell by read-operation is performed synchronizing with the system clock CLK, writing in the memory cell by write-operation is performed based on the data strobe signal DQS.例文帳に追加

ＤＤＲ−ＳＤＲＡＭは、リード動作によるメモリセルからの読出しがシステムクロックＣＬＫに同期して実行し、ライト動作によるメモリセルへの書込みがデータストローブ信号ＤＱＳに基づいて実行する。 - 特許庁

To provide a data writing circuit to DDR-SDRAM, by which the phase relation between a write data signal and a data strobe signal is adjustable after the manufacture even when a duty of a clock signal in the circuit is broken.例文帳に追加

回路内のクロック信号のデューティが崩れた場合でも、製造後にライトデータ信号とデータストローブ信号との位相関係を調整できるＤＤＲ−ＳＤＲＡＭへのデータ書き込み回路を提供する。 - 特許庁

In synchronism with the timing signal of each mode, a control signal output section 44 controls the LED head 28 not to perform area halftoning in high speed mode and to write data of N lines using continuous strobe signals only once although write strobe signal is required N times in high resolution mode thus realizing high speed processing.例文帳に追加

このモード別のタイミング信号に同期して高速モードの場合は、制御信号出力部４４が高解像度モードにおいて行う面積階調の処理を行わないように制御し、更に、高解像度モードではＮ回必要な書き込み用のストローブ信号を、連続した１回のストローブ信号でＮライン分の書き込みデータを書き込むようにＬＥＤヘッド２８を制御することにより処理を高速化する。 - 特許庁

A write address signal generation circuit 7 generates a control signal for controlling a flip-flop group 9 on the basis of the data strobe signal with no glitches, and the flip-flop group 9 reads data and stores the data according to the control signal.例文帳に追加

ライトアドレス信号生成回路７で、グリッジのないデータストローブ信号を基に、フリップフロップ群９を制御する制御信号を生成し、フリップフロップ群９は、制御信号に従って読出しデータを格納する。 - 特許庁

For example, when the write signal control part 5 inputs a ROM change-over signal and a strobe signal for writing in accordance with the command from the external controller 6, a writing permission signal is outputted to the flash ROM 2.例文帳に追加

例えば、ライト信号制御部５が外部制御装置６からのコマンドに従って、ＲＯＭ切換信号とライト用ストローブ信号とを入力すると、フラッシュＲＯＭ２に対して書込み許可信号を出力する。 - 特許庁

The write protection circuit is enabled or disabled responding to a first control signal, and when enabled, it outputs a masking control signal responding to a row address signal, a second strobe signal, and a second control signal.例文帳に追加

書込み保護回路は、第１制御信号に応答してイネーブルされるか、またはディセーブルされ、イネーブルされる時、ローアドレス信号、第２ストローブ信号、及び第２制御信号に応答してマスキング制御信号を出力する。 - 特許庁

The data input circuit receives an instruction signal DQSW that is generated from a memory controller and notifies the transmission of write data and further receives the data strobe signal generated from the memory controller in response to the instruction signal.例文帳に追加

データ入力回路は、メモリコントローラから生じて書込みデータの伝送を知らせる指示信号ＤＱＳＷを受信し、さらにメモリコントローラから生じるデータストローブ信号を前記指示信号に応答して受信する。 - 特許庁

A semiconductor device includes a skew detecting circuit 110 activated in the write leveling mode, and an ODT control circuit 200 for activating a terminating resistance circuit connected to a data strobe terminal 15a by using an ODT signal.例文帳に追加

ライトレベリングモード時に活性化されるスキュー検出回路１１０と、ＯＤＴ信号を用いてデータストローブ端子１５ａに接続された終端抵抗回路を活性化させるＯＤＴ制御回路２００とを備える。 - 特許庁

In this synchronous type semiconductor memory element, the memory element is set by the last data strobe trailing pulse DSFP corresponding to a write-in command, and an alignment hold signal reset by a data input clock DINCLK corresponding to the write-in command is added and generated, the alignment hold signal masks an effect that the data strobe trailing pulse DSFP is applied to a data alignment part in a period in which a glitch occurs.例文帳に追加

本発明の実施形態に係る同期式半導体メモリ素子は、該当書き込みコマンドに対応する最後のデータストローブ立ち下がりパルスＤＳＦＰによってセットされ、該当書き込みコマンドに対応するデータ入力クロックＤＩＮＣＬＫによってリセットされる整列保持信号を追加生成し、前記整列保持信号は、グリッチが発生する期間において、データストローブ立ち下がりパルスＤＳＦＰがデータ整列部に印加されることをマスキングする。 - 特許庁

In a display device displaying an image, a data line supplying luminance being the brightness of a pixel to the pixel, a luminance memory holding the supplied luminance value, a strobe line generating a write-in strobe to the luminance memory and a light emitting part generating luminance, corresponding to the luminance value read out from the memory are provided for every pixel.例文帳に追加

画像を表示する表示装置において、各画素ごとに、該画素に該画素の明るさである輝度値を供給するデータ線と、供給された前記輝度値を保持する輝度メモリと、前記輝度メモリへの書き込みストローブを発生するストローブ線と、前記輝度メモリより読み出した前記輝度値に応じた、輝度を発生する発光部とを備えたことを特徴とする - 特許庁

To provide a semiconductor memory device which reduces loading of global lines by dividing bank regions in the read and write operations and generates bank strobe signals in the bank area which is not in a peripheral area.例文帳に追加

読み出し動作及び書き込み動作の際、バンク領域を区分して使用しようとするグローバル線のローディングを低減し、周辺領域でないバンク領域でバンクストローブ信号を生成する半導体メモリ装置を提供すること。 - 特許庁

By the memory 2 of 1st specification, a row address strobe signal RAS of a 1st activation control signal is activated at an effective timing, and read or write is executed by catching a testing address given to a partially shared address bus while operating by using a testing clock as reference.例文帳に追加

第１の仕様のメモリ２は、第１の活性化制御信号ロウアドレスストローブ信号ＲＡＳが有効のタイミングにおいて活性化され、テスト用クロックを基準に動作して、一部共有のアドレスバスに与えられたテスト用アドレスをとらえてリードまたはライトを実行する。 - 特許庁

The data bus communication system is configured to transmit or receive information signals from an information processing device 1 of a host side to a desired information processing device 2 of a client side at desired transfer timing only by connecting at least one read/write selection signal line 3, one data strobe signal line 4, and one acknowledge signal line 5 for one information processing device 2 at the client side.例文帳に追加

このデータバス通信システムでは、一つのクライアント側の情報処理装置２当りに、最低限、１本のリードライト選択信号線３と、１本のデータストローブ信号線４と、１本のアクノリッジ信号線５とを接続するだけで、ホスト側の情報処理装置１から所望のクライアント側の情報処理装置２に対して、所望の転送タイミングで情報信号の送信や受信を行うことが可能に設定されている。 - 特許庁

This data bus communication system is set up so that transmission and reception of an information signal from an information processor 1 of a host side to a desired information processor 2 of a client side can be performed at desired transfer timing only by connecting at least one read/write selection signal line 3, one data strobe signal line 4, and one acknowledge signal line 5 for one information processor 2 at the client side.例文帳に追加

このデータバス通信システムでは、一つのクライアント側の情報処理装置２当りに、最低限、１本のリードライト選択信号線３と、１本のデータストローブ信号線４と、１本のアクノリッジ信号線５とを接続するだけで、ホスト側の情報処理装置１から所望のクライアント側の情報処理装置２に対して、所望の転送タイミングで情報信号の送信や受信を行うことが可能に設定されている。 - 特許庁