BL-Pとは 意味・読み方・使い方

In a p-type well 3 formed on a semiconductor substrate 100, an element isolation insulation film 4 is embedded in trenches 3 formed along the longitudinal direction of a bit line BL.例文帳に追加

半導体基板１００上に形成されるｐ型ウェル２には、ビット線ＢＬの長手方向に沿って形成されたトレンチ３に素子分離絶縁膜４が埋め込まれている。 - 特許庁

The memory device 100 also includes a plurality of array lines having a plurality of row lines BL each one for selecting the memory cell P of a corresponding row and a plurality of column lines WL each one for selecting the memory cell P of a corresponding column.例文帳に追加

メモリ装置１００は、対応する行のメモリセルＰをそれぞれ選択する複数の行ラインＢＬと、対応する列のメモリセルＰをそれぞれ選択する複数の列ラインＷＬとを有する複数のアレイラインを有する。 - 特許庁

A precharge release signal ϕ generated by a NOR circuit 20 and an inverter 21 turns off the p type MOS-FET 30 to float the bit lines BL and XBL in a standby mode and performs precharge control that turns on the p type MOS-FET 30 in a read mode and a write mode to precharge the bit lines BL and XBL.例文帳に追加

ＮＯＲ回路２０およびインバータ２１が生成するプリチャージ解除信号φは、スタンバイモードの期間はｐ型ＭＯＳ・ＦＥＴ３０をオフしてビットラインＢＬ、ＸＢＬをフローティング状態にし、読み出しモードおよび書き込みモードの期間はｐ型ＭＯＳ・ＦＥＴ３０をオンしてビットラインＢＬ、ＸＢＬをプリチャージするプリチャージ制御を行う。 - 特許庁

When a bit line BL is defective due to short-circuiting to the line of the ground potential GND, the P-channel MOS transistor 34 is made non-conductive, the current is prevented from leaking from the line of a power source potential VCC to the line of the ground potential GND through the defective bit line BL.例文帳に追加

ビット線ＢＬが接地電位ＧＮＤのラインにショートした不良ビット線である場合は、ＰチャネルＭＯＳトランジスタ３４は非導通になり、電源電位ＶＣＣのラインから不良ビット線ＢＬを介して接地電位ＧＮＤのラインに電流がリークすることが防止される。 - 特許庁

In a SRAM, a cut-off circuit 12a comprises a P channel MOS transistor 34 connected between a source of a N-channel MOS transistor 13a constituting a bit line load and one end of a bit line BL and an inverter 33 giving an inversion signal of a signal appearing at one end of a bit line B to a gate of the P-channel MOS transistor 34.例文帳に追加

ＳＲＡＭにおいて、遮断回路１２ａは、ビット線負荷を構成するＮチャネルＭＯＳトランジスタ１３ａのソースとビット線ＢＬの一方端との間に接続されたＰチャネルＭＯＳトランジスタ３４と、ビット線ＢＬの一方端に現われる信号の反転信号をＰチャネルＭＯＳトランジスタ３４のゲートに与えるインバータ３３とを含む。 - 特許庁

A maximum value information determining part 22 extracts an initial value P being a signal of a first pixel for each block on the basis of the image signal DVi and the discrimination signal BL and also determines maximum value information Q showing in which range the maximum value of an absolute value of a signal level difference between pixels is located.例文帳に追加

最大値情報決定部２２は、画像信号ＤＶi及び判別信号ＢＬに基づいて、ブロック毎に、最初の画素の信号である初期値Ｐを抽出し、また画素間の信号レベル差の絶対値の最大値がどの範囲にあるかを示す最大値情報Ｑを決定する。 - 特許庁

The image forming apparatus executes a development separation print mode in which a developing roller 104a is separated from a photoreceptor drum 101 so as to correspond to an empty space area BL where an image to be formed is absent within the image forming area P on the photoreceptor 101 where an electrostatic latent image corresponding to the size of a recording material is formed.例文帳に追加

被記録材のサイズに対応する静電潜像が形成可能な感光ドラム１０１上の画像形成領域Ｐ内で、形成すべき画像が無い画像無し空白領域ＢＬに対応して感光ドラム１０１から現像ローラ１０４ａを離間させる現像離間印字モードを実行することを特徴とする。 - 特許庁

The circularly polarized light initiated liquid crystal display element with a vertical alignment mode is constructed with a light source BL, a circular polarizer structure P containing a first polarizing plate 6 and a first retardation plate 4, a variable retarder structure VR containing a liquid crystal cell C and a circular analyzer structure A containing a second polarizing plate 5 and a second retardation plate 3 in sequence.例文帳に追加

円偏光主導型の垂直配向モードの液晶表示素子は、光源ＢＬ、第１偏光板６及び第１位相差板４を含む円偏光子構成体Ｐ、液晶セルＣを含む可変リターダー構成体ＶＲ、第２偏光板５及び第２位相差板３を含む円検光子構成体Ａの順に構成する。 - 特許庁