「"multi-processor"」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

If the unit 14 is a multi-processor, the descriptor in use is prevented from being cache-replaced in multiplex access.例文帳に追加

ネットワーク・プロセッサ・ユニット１４がマルチ・プロセッサでの場合には、多重アクセスにおいて、使用中のディスクリプタがキャッシュ・リプレイスされないようにする。 - 特許庁

Symmetric multi-processor (SMP) systems are generally supported by FreeBSD, although in some cases, BIOS or motherboard bugs may generate some problems. 例文帳に追加

2.11. X Window System以外の環境でマウスを使うことは可能ですか? 2.12. マウスを使って、テキストコンソールでカットアンドペーストするにはどうしたらよいのですか? - FreeBSD

This multi-processor system (10) includes a plurality of processing modules, such as an MPU (12), a DSP (14), and a co-processor/DMA channel (16).例文帳に追加

マルチプロセッサ・システム（１０）が、ＭＰＵ（１２）、ＤＳＰ（１４）及びコプロセッサ／ＤＭＡチャンネル（１６）のような複数個の処理モジュールを含む。 - 特許庁

To provide a multi-processor device capable of uniformly dispersing the load as a whole without preparing a processor exclusively used for dispersing the load.例文帳に追加

負荷分散専用のプロセッサを用意することなく、全体として均一に負荷の分散を図ることができるマルチプロセッサ装置を提供すること。 - 特許庁

The high priority of processing is thereby processed efficiently in response to the operation condition, in the CPU 10 of the multi-processor.例文帳に追加

したがって、マルチプロセッサであるＣＰＵ１０において、優先度の高い処理を動作条件に応じて効率的に処理することが可能となる。 - 特許庁

A multi-processor system capable to dynamically change a routing table without stopping the execution of this system, is obtained and it is provided with a redundant path configured by connecting a plurality of processor elements and memory controllers and routers to each other.例文帳に追加

本発明は、システムの実行を停止せずに、動的にルーティングテーブルの変更を行うことができるマルチプロセッサシステムを得る。 - 特許庁

To shorten a time to assign a task when evaluating the performance of a multiprocessor by assigning a plurality of tasks to the plurality of processors of a multi-processor.例文帳に追加

マルチプロセッサの複数のプロセッサに複数のタスクを割り当て、該マルチプロセッサの性能評価を行う際に、タスクを割り当てる時間を短縮する。 - 特許庁

To provide a method, apparatus and program for changing an operating frequency for a system core logic used to interface to memory in a multi-processor data processing system.例文帳に追加

マルチプロセッサ・データ処理システム内のメモリへのインターフェイスに使用するシステム・コア・ロジックの動作周波数を変更する方法、装置、およびプログラムを提供すること。 - 特許庁

To provide a data transfer controller to be connected with the memory port node of a multi-processor while holding reading latency constant without depending on the distance to the node.例文帳に追加

ノードまでの距離に依存せずに読出しレイテンシを一定に維持してマルチプロセッサ装置のメモリポートノードと接続し得るデータ転送コントローラを提供する。 - 特許庁

The cache memory functions as a shared FIFO memory when used for communication between the processors in a multi-processor system, and data that have been used are deleted automatically.例文帳に追加

このキャッシュメモリをマルチプロセッサシステムにおけるプロセッサ間通信に利用すると、共有ＦＩＦＯとして機能し、使用済データは自動的に削除される。 - 特許庁

In a symmetric multi-processor (SMP) system 100, a particular thread of an executing application program 190 requests and obtains a lock for a memory address pointer.例文帳に追加

対称マルチプロセッサ（ＳＭＣ）システム１００において、実行アプリケーション・プログラム１９０の特定スレッドがメモリ・アドレス・ポインタに対するロックを要求および獲得する。 - 特許庁

To provide a method for generating a parallelization program which effectively operates on a multi-processor for a large-scaled software.例文帳に追加

本発明は、大規模なソフトウェアを対象として、マルチプロセッサ上で効果的に動作する並列化プログラムを生成する方法を提供することを目的とする。 - 特許庁

An MPU (Multi Processor Unit) 3 performs the ON control of an AC switch 4 and a DC switch 5, supplies DC output and AC output to a load, and starts a TIMER 6.例文帳に追加

ＭＰＵ３はＡＣスイッチ４，ＤＣスイッチ５をオン制御してＤＣ出力，ＡＣ出力を負荷に供給し、ＴＩＭＥＲ６をスタートさせる。 - 特許庁

The activity information related with various sub-systems is monitored so that it is possible to compute temperatures at various points in the multi-processor system.例文帳に追加

種々のサブシステムに関連する活動情報を監視することにより、マルチプロセッサ・システム内の種々の点に於ける温度を計算することが出来る。 - 特許庁

To provide a multi-processor information processor that can reduce the effect on other specific communication processing when a load on a communication processing is increased.例文帳に追加

マルチプロセッサ情報処理装置において、ある通信処理に対して負荷が増大した場合に、他の特定の通信処理に与える影響を低減する。 - 特許庁

To improve high-speed performance when a program needing the ordering of a memory access is executed under multi-processor environment having a speculation executing function of load command.例文帳に追加

メモリ・アクセスの順序付けを必要とするプログラムを、ロード命令の投機実行機能をもつマルチプロセッサ環境で実行する場合に、高速性を改善する。 - 特許庁

To prevent invalidation of a cache line due to entry removal of a snoop filter which maintains data coherency information for multiple caches in a multi-processor system.例文帳に追加

マルチプロセッサ・システムにおけるマルチプル・キャッシュのためのデータ・コヒーレンス情報を保持するスヌープフィルタのエントリ除去によるキャッシュラインのインバリデーションの防止。 - 特許庁

To provide a dispersed and shared memory type multi-processor system capable of improving the performance of the whole system by reducing the load on a bus and increasing the hit rate of a cache.例文帳に追加

バスへの負荷を減らし、キャッシュのヒット率を上げてシステム全体の性能を向上可能な分散共有メモリ型マルチプロセッサシステムを提供する。 - 特許庁

To normally operate software which operates under a one-CPU environment and includes a sequence dependent on task priority in a multi-processor type information processing device.例文帳に追加

マルチプロセッサ型の情報処理装置において、１ＣＰＵ環境下で動作する、タスクの優先度に依存したシーケンスを含むソフトウェアを正常に動作させること。 - 特許庁

To improve the efficiency of an access to a shared memory, and to improve data transferring performance in a storage controller in a multi- processor constitution equipped with a shared memory.例文帳に追加

共有メモリを備えたマルチプロセッサ構成の記憶制御装置において、共有メモリに対するアクセス効率を改善し、データ転送性能を向上させる。 - 特許庁

To provide a multi-processor system preventing nonconformity such as breaking both of the backup data of a working processor and the backup data of a spare processor.例文帳に追加

現用系プロセッサのバックアップデータと予備系プロセッサのバックアップデータとが共に壊れるといった不具合を防止することが可能なマルチプロセッサシステムを提供すること。 - 特許庁

The method and apparatus include: translating a software program by page units from a first instruction set architecture (ISA) into a second ISA using one or more processors of a set of the processors of a multi-processor system; and executing the translated software program by using the other dedicated processors of the multi-processor system.例文帳に追加

方法及び装置は、マルチプロセッサシステムのプロセッサのセットのうちの１つ以上のプロセッサを使用して、ソフトウェアプログラムを第１の命令セットアーキテクチャ（ＩＳＡ）から第２のＩＳＡにページ単位で変換し、前記マルチプロセッサシステムその他の専用のプロセッサを使用して前記変換されたソフトウェアプログラムを実行する。 - 特許庁

To provide a test system automatically generating a command row generating an access to a memory by same timing from a plurality of processors in a symmetric multi-processor sharing a memory.例文帳に追加

メモリを共有するSymmetric Multi プロセッサにおいて、複数プロセッサから同一タイミングでメモリへのアクセスを発生する命令列を自動生成する試験方式を提供する。 - 特許庁

To prevent the processing of following requests from being put in a standby status by decision processing for deciding whether or not any address matching preceding write request exists in a multi-processor system.例文帳に追加

マルチプロセッサシステムにおいて、アドレス一致先行ライトリクエストが存在するか否かを判定するための判定処理によって、後続のリクエストの処理が待たされないようにする。 - 特許庁

Besides, a method of a coarse grain parallel processing by Open MP being a standard API for main storage sharing type multi-processor (SMP) architecture is proposed through the use of circuit division in the method.例文帳に追加

さらに本手法を回路分割を用いて、主記憶共有型マルチプロセッサ(SMP)アーキテクチャ用の標準APIであるOpenMPにより粗粒度並列処理する手法を提案する。 - 特許庁

To reduce hardware cost, improve bus and memory use efficiency and reduce power consumption in a multi-processor system having level-one and level-two caches different in line size.例文帳に追加

異なるラインサイズの１次及び２次キャッシュを備えるマルチプロセッサシステムにおいて、ハードウェアコストを低減し、且つバスとメモリの利用効率を向上させ、消費電力を低減する。 - 特許庁

To reduce accumulation of an error by calculating the error of prediction systematically in quickening a processing loop by speculative pipelining in a multi-core or multi-processor system.例文帳に追加

マルチコアまたはマルチプロセッサ・システムにおいて、処理ループを投機的パイプライニングで高速化する際に、予測の誤差をシステム的に計算することによって、誤差の累積を減らすこと。 - 特許庁

To provide a multi-processor system for reducing main storage access frequency, and for reducing the DA access frequency of a request agent, and for reducing the data transfer frequency of a system interface.例文帳に追加

主記憶アクセス頻度の低減とリクエストエージェントのＤＡアクセス頻度の低減とシステムインタフェースのデータ転送頻度の低減とを図ることが可能なマルチプロセッサシステムを提供する。 - 特許庁

To provide a multi-processor for transferring a system call between applications of a plurality of processors connected through an extended bus and disturbing load to the other processors.例文帳に追加

拡張バスを介して接続した複数のプロセッサの各アプリ間におけるシステムコールの受け渡しを可能にし、負荷を他のプロセッサに分散することができるマルチプロセッサを提供する。 - 特許庁

To make a guest OS side operable as a multi-processor environment even when only one physical CPU is loaded by arranging a virtual multiprocessor environment with only one physical CPU.例文帳に追加

物理ＣＰＵが一つしかない仮想マルチプロセッサ環境を整備し、物理ＣＰＵを一個しか搭載していなくても、ゲストＯＳ側をマルチプロセッサ環境として動作可能にすることである。 - 特許庁

The processor may be an element of a multi-processor system that aims to provide a scalable, loosely-coupled architecture for executing programs based on the π calculus.例文帳に追加

このようなプロセッサは、π計算に基づくプログラムを実行するためのスケーラブルで疎結合されたアーキテクチャを提供することを目的とする、マルチプロセッサシステムの要素とすることができる。 - 特許庁

To provide a multi-processor constituted control device which can be detached from each control execution device, and re-started with a simple and inexpensive configuration without using any common memory.例文帳に追加

マルチプロセッサ構成制御装置において、共有メモリを使用することなく、簡易かつ安価な構成で、各制御実行装置の装置構成からの離脱や再起動に対応すること。 - 特許庁

This directory is a divided non-dense directory for a distributed shared memory multi-processor system in which plural nodes are provided, and each node includes plural processors, and each processor has a related cache.例文帳に追加

多数のノードを伴い、各ノードが複数のプロセッサを含み、各プロセッサが関連キャッシュを有する、分散共有メモリ・マルチプロセッサ・システムのための分割疎ディレクトリを提供する。 - 特許庁

To provide a method or the like capable of shortening the execution time and starting time of a test more when a multi-processor system performs a test of a main memory more than when one processor performs the test.例文帳に追加

マルチ・プロセッサ・システムでメイン・メモリのテストを行う場合に、１つのプロセッサが行う場合に比べてテストの実行時間や起動時間を短縮可能な方法等を提供する。 - 特許庁

The processing unit of an intermediate hierarchy in a hierarchical shared bus multi-processor system is provided with a processor having a programmable ability being equal to that of a normal processor, an instruction memory and a data memory.例文帳に追加

階層型共有バスマルチプロセッサシステムの中間階層の処理ユニットは、通常のプロセッサと同等のプログラマブル能力を持つプロセッサと、命令メモリと、データメモリを備えている。 - 特許庁

To achieve a low cost multi-processor for integration which is characterized by a reconfigurable inter-processor core connection topology for increasing scalable arithmetic performance and the degree of freedom by making variable the number of processor cores.例文帳に追加

プロセッサコア数を可変とすることによるスケーラブルな演算性能、および自由度が高く再構成可能なプロセッサコア間結合トポロジを特徴とする、組み込み向け低コストマルチプロセッサを実現する。 - 特許庁

To provide a multi-processor system allowing a thread requesting operation specification to execute normal processing without generating malfunction even when the thread specifies the operation of a closed processor.例文帳に追加

閉塞しているプロセッサに対してスレッドの動作を指定した場合にも指定要求を行なったスレッドが誤動作を起こさず正常な処理を行えるようにしたマルチプロセッサシステムを提供すること。 - 特許庁

In an environment of a multi-core or a multi-processor system, the processing of each of the loops of a control block is suitably assigned to individual cores or processors as individual threads by a speculative pipelining method.例文帳に追加

マルチコアまたはマルチプロセッサ・システムの環境において、制御ブロックのループの個々の処理が、投機的パイプライニングの技法で、好適には個別のスレッドとして個別のコアまたはプロセッサに割り当てられる。 - 特許庁

To operate a program for system control having input/output and maintenance interface processing functions on an instruction processor IP without particularly constituting a system assisting processor in a computer system with multi-processor configuration.例文帳に追加

マルチプロセッサ構成の計算機システムにおいて、システム支援プロセッサを特別に構成することなく、入出力、保守インタフェース処理機能を持つシステム制御用プログラムを命令プロセッサIP上で動作させる。 - 特許庁

To provide a directory architecture for improving the performance of a memory subsystem by using various directory requests in the various coherent states of lines, in particular, in a cache, in relation to a multi-processor data processing system.例文帳に追加

マルチプロセッサ・データ処理システムに関し、特にキャッシュ中のラインの様々なコヒーレンス状態の様々なディレクトリ要求を利用してメモリ・サブシステムの性能を改善したディレクトリ・アーキテクチャを提供する。 - 特許庁

This multi-processor system is provided with plural instruction processors 11 and 12, and a part of a main storage 14 is defined as a broadcast area, and each processor is respectively provided with broadcast area caches 1103 and 1203 with only the broadcast area as an object.例文帳に追加

複数の命令プロセッサ１１、１２を備え、主記憶１４の一部をブロードキャストエリアと定義し、ブロードキャストエリアのみを対象とするブロードキャストエリアキャッシュ１１０３、１２０３を、各プロセッサに備える。 - 特許庁

To provide a cache coincident control capable of preventing lowering of cache access throughput and increasing of network loads in a computer system for activating a plurality of OSs on a single multi-processor system.例文帳に追加

単一のマルチプロセッサシステム上で複数のＯＳを稼動させる計算機システムにおいて、キャッシュアクセス処理能力の低下、ネットワーク負荷の増加を防ぐことができるキャッシュ一致制御を提供する。 - 特許庁

Slave processors are placed in the multi-processor data processing system into a non-transactional mode, in response to determining the operating frequency should be changed from the default operating frequency to the another operating frequency.例文帳に追加

動作周波数をデフォルトの動作周波数から別の動作周波数に変更すべきであるとの決定に応答して、マルチプロセッサ・データ処理システム内のスレーブ・プロセッサが非トランザクション・モードに切り替えられる。 - 特許庁

To prevent processing of an event in contention from being performed in parallel in advance and prevent deadlock caused by racing without deteriorating a real-time property in an electronic exchange of a multi-task or multi- processor system.例文帳に追加

マルチタスク又はマルチプロセッサシステムの電子交換機において、競合するイベントの処理が並列に処理されることを未然に防ぎ、リアルタイム性を損なうことなくレーシングによるデッドロックを防止する。 - 特許庁

By the device, the method and the computer program, memory blocks are allocated, divided into properly matched smaller storage areas with the same size and the respective storage areas are allocated to a single processor of a multi-processor system.例文帳に追加

本発明の装置、方法、コンピュータ・プログラムによれば、メモリ・ブロックが割り振られ、適正に整合された同じ大きさのより小さい記憶域に分割され、各記憶域がマルチプロセッサ・システムの単一プロセッサに割り振られる。 - 特許庁