「=multiplier」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

The step of masking by 0xFFFFFFFFeffectively converts the resulting positive multiplier into a negative one.例文帳に追加

0xFFFFFFFF のマスクを掛ける段階で、得られた正の乗数を負の乗数に効率的に変換することができる。 - XFree86

In still picture mode, the coefficient (k) of a coefficient multiplier 508 is set to, for example, 1 with the signal of a terminal 502.例文帳に追加

静止モードでは、端子５０２の信号により係数器５０８の係数ｋを例えば１に設定する。 - 特許庁

An output of a multiplier 10 becomes a pitch controlling low frequency signal generation part output (P LFO).例文帳に追加

乗算器１０の出力は、ピッチ制御用低周波信号発生部出力（Ｐ ＬＦＯ）となる。 - 特許庁

An adhesive layer 25 is interposed between the exiting face of the optical guide and the photoelectric face of the photo-multiplier.例文帳に追加

光ガイドの出射面とフォトマルチプライヤの光電面との間に接着剤層２５が介在している。 - 特許庁

The first and second dummy regions are each provided with a multiplier register and an amplifier.例文帳に追加

第１のダミー領域と第２のダミー領域のそれぞれには、増倍レジスタ及びアンプが設けられている。 - 特許庁

A wind force power generating controller has a multiplier circuit and a converter circuit, handles the voltage generated by a wind force power generator as one parameter, uses the multiplier circuit and takes the square of the voltage, uses the converter circuit so as to control the current proportional to the value.例文帳に追加

乗算回路及びコンバーター回路を有し、風力発電機の発生電圧を一つのパラメーターとしてそれを乗算回路にて２乗し、その値に比例するようにコンバーター回路で電流を制御する。 - 特許庁

The n-bit multiplication result of the multiplier 100, the n-bit multiplication result of the multiplier 101, and a preliminarily calculated n-bit accumulated value are added, whereby a new n-bit accumulated value is calculated.例文帳に追加

また、乗算器１００のｎビット乗算結果と、乗算器１０１のｎビット乗算結果と、予め算出されているｎビット累算値と、を加算すること、により新たなｎビット累算値を算出する。 - 特許庁

On the other hand, a multiplier means 3 multiplies a coefficient with the digital input signal, and a second DA converter 2 converts the digital input signal with which the coefficient is multiplied by the multiplier means 3 into an analog signal.例文帳に追加

一方、乗算手段３は、デジタル入力信号に係数を乗算し、第２のＤＡ変換器２は、乗算手段３により係数を乗算した後のデジタル入力信号をアナログ信号へ変換する。 - 特許庁

A reception signal is input to a multiplier 13 for compensating for frequency offset of an OFDM signal 1 from a base station A and a multiplier 21 for compensating for frequency offset of an OFDM signal 2 from a base station B.例文帳に追加

受信信号は、基地局ＡからのＯＦＤＭ信号１の周波数オフセットを補償する乗算器１３と、基地局ＢからのＯＦＤＭ信号２の周波数オフセットを補償する乗算器２１に入力される。 - 特許庁

The branching filter 5 can suppress leakage of the local oscillation signal from one multiplier 6A or 6B to the other multiplier 6B or 6A, thereby suppressing the occurrence of a DC offset of a base band signal.例文帳に追加

この分波器５により、一方の乗算器６Ａ又は６Ｂから、他方の乗算器６Ｂ又は６Ａへの局部発振信号の漏れ込みを抑えることができ、ベースバンド信号のＤＣオフセットを抑えることができる。 - 特許庁

A code determination unit 71 determines a code of the delay profile, a window function multiplier 72 multiplies the code by a window function, and a subtractor 73 subtracts a multiplication result of the window function multiplier 72 from the delay profile.例文帳に追加

符号判定器７１は遅延プロファイルの符号を判定し、窓関数乗算器７２はその符号に窓関数を乗算し、減算器７３は、遅延プロファイルから窓関数乗算器７２の乗算結果を減算する。 - 特許庁

The signal from the signal processing system is supplied to a primary signal route (filter 102), a secondary filter multiplication circuit (filters 104 and 106, multiplier 120), tertiary filter multiplication circuit (filters 108-112, multiplier 122).例文帳に追加

信号処理システムからの信号を１次信号経路（フィルタ１０２）、２次フィルタ乗算回路（フィルタ１０４、１０６、乗算器１２０）、３次フィルタ乗算回路（フィルタ１０８−１１２、乗算器１２２）に供給する。 - 特許庁

A multiplier 101 multiplies the reception signal of a base band by a spread code replica with a timing 1/2 chip earlier, and a multiplier 102 multiplies the reception signal of the base band by the spread code replica with a timing 1/2 chip later.例文帳に追加

乗算器１０１は、ベースバンドの受信信号に１／２チップ早いタイミングで拡散符号レプリカを乗算し、乗算器１０２は、ベースバンドの受信信号に１／２チップ遅いタイミングで拡散符号レプリカを乗算する。 - 特許庁

At the same time, the the other coefficient is supplied to the other input terminal of the multiplier 75, and the output value inputted from one input terminal is multiplied by the other coefficient by the multiplier 75.例文帳に追加

このとき同時に、乗算器75の他方の入力端子に他方の係数が供給され、乗算器75では、一方の入力端子から入力された前回の出力値に該他方の係数が乗算される。 - 特許庁

An analog multiplier, having a low source voltage, has its gain compensated for temperature by setting the reference voltage Vb and temperature coefficient, according to the linear input range of the analog multiplier.例文帳に追加

電源電圧が低いアナログ乗算器の場合、アナログ乗算器の線形入力範囲に応じて、基準電圧Ｖｂの電圧及び温度係数を設定することで、アナログ乗算器のゲインの温度補償が実現される。 - 特許庁

To provide a method and a device easily producing trapezoidal pulse response of a leveling filter, and eliminating the use of a multiplier for evaluating the frequency of digital signal, preferably a gate intensive multiplier.例文帳に追加

平均化フィルタの台形パルス応答が容易に生成される、ディジタル入力信号の周波数を評価するための、好ましくはゲート集約的な乗算器を用いることのない方法およびデバイスを提供する。 - 特許庁

A multiplier determining section 12 determines a multiplier of a positive or negative value in response to a value of each bit included in a binary bit sequence for configuring a scramble pattern generated by a pattern generating section 11.例文帳に追加

パターン生成部１１にて生成されたスクランブルパターンを構成する２進数ビット列に含まれる各ビットのビット値に対応して、正値あるいは負値の乗算値を乗算値決定部１２によって決定する。 - 特許庁

This rotation detecting device is provided with a multiplier 21 to square an output signal of a sensor 13 to be outputted as a rotation information detection signal, and a comparator 22 to convert the output from the multiplier 21 into pulses.例文帳に追加

回転検出装置は、センサー13の出力信号を自乗してこれを回転情報検出用信号として出力する乗算器21と、乗算器21からの出力をパルスに変換する比較器22とを備えている。 - 特許庁

The constant multiplier 1 is constituted by arranging an addition sign by making it correspond to the adder and arranging a multiplication sign by making it correspond to a shift circuit and a code converting part 105 to match the sign of the definite multiplier 'M' is provided at the last stage.例文帳に追加

ここで、「α１」中の加算符号を加算器に、乗算符号をシフト回路にそれぞれ対応させて配置した構成とし、最終段に定乗数「Ｍ」の符号に合わせる符号変換部１０５を設ける。 - 特許庁

An output terminal of the piezoelectric transformer 24 is connected to a voltage multiplier circuit 34, and an output voltage controller 36 is connected to an output terminal of the voltage multiplier circuit 34 to output a DC voltage.例文帳に追加

圧電変成器２４の出力端子は電圧増倍器回路３４に接続され、電圧増倍器回路３４の出力端子に出力電圧制御器３６が接続されて直流電圧を出力する。 - 特許庁

This is the method for determining an electron multiplier, for determining the gain, in particular, of one in "an electron multiplying charge-coupled device (EMCCD)."例文帳に追加

電子増倍管、特に「電子増倍電荷結合素子（ＥＭＣＣＤ）」におけるものの利得を判断する方法。 - 特許庁

To provide a frequency multiplier capable of improving a suppression effect applied onto an unnecessary fundamental wave component.例文帳に追加

不要な基本波成分に対する抑圧効果を向上することが可能な周波数逓倍器を提供する。 - 特許庁

The wide-band light source device 1A includes a DPSSL light source 10, a frequency multiplier 20 and an optical fiber 30.例文帳に追加

広帯域光源装置１Ａは、ＤＰＳＳＬ光源１０、周波数逓倍器２０、及び光ファイバ３０を備える。 - 特許庁

To display a level meter with a small circuit scale without using a multiplier or an adder in a level meter display device.例文帳に追加

レベルメータ表示装置において、乗算器や加算器を使わず、小さな回路規模でレベルメータの表示を行なう。 - 特許庁

An adder 32 adds an output of the multiplier 36 to an integration input from an input terminal 31.例文帳に追加

乗算器３６の出力が加算器３２によって、入力端子３１からの積分入力と加算される。 - 特許庁

To provide a frequency multiplier apparatus at a low cost with high precision capable of maintaining the precision of an output signal.例文帳に追加

出力信号の精度を維持することが可能な高精度の周波数逓倍装置を低コストに提供する。 - 特許庁

The measuring signal obtained in PD 4 is digitized, and the measuring signal itself is multiplied by a second multiplier 63.例文帳に追加

ＰＤ４で得られた測定信号をデジタル化し、第２乗算器６３でその信号自体を掛け合わせる。 - 特許庁

To speed up operation processing by using a high-speed low-precision multiplier and to secure output precision of the operation.例文帳に追加

高速な低精度乗算器を使用して、演算処理を高速化し、且つ演算の出力精度を確保する。 - 特許庁

The multiplier 64 multiplies the data of a new reception phasing signal by the data stored in the data memory 61.例文帳に追加

乗算器６４は、新しい受信整相信号のデータとデータメモリ６１に格納されていたデータを乗算する。 - 特許庁

Is the market equivalent amount adopted by the institution the larger of the VaR (value at risk) on the calculation base date and a figure obtained by multiplying the average VaR (value at risk) over the last 60 trading days including the calculation base date by the prescribed multiplier? 例文帳に追加

マーケット・リスク相当額について、告示の定めに従って算出されているか。 - 金融庁

A pre-saturating multiplier inspects operands for a multiply operation prior to performing any multiplication.例文帳に追加

予め飽和させる乗算器は、任意の乗算を実行する前に、乗算演算のためのオペランドを検査する。 - 特許庁

An amplitude normalization circuit 253 normalizes the amplitude of a complex multiplication value output from the complex multiplier 252.例文帳に追加

振幅正規化回路２５３は、複素乗算器２５２から出力される複素乗算値の振幅を正規化する。 - 特許庁

A multiplier circuit 3 multiplies a signal D1 and a secondary differentiation signal D2.例文帳に追加

これらから出力される１次微分信号Ｄ１と２次微分信号Ｄ２を乗算回路３において乗算する。 - 特許庁

A complex multiplier circuit 14 applies FFT processing to the digital OFDM signal to convert the digital OFDM signal into a complex symbol.例文帳に追加

複素乗算回路１４は、デジタルＯＦＤＭ信号をＦＦＴ処理によって複素シンボルに変換する。 - 特許庁

The n-th power of the basis reference voltage Vref0 is performed by an analog multiplier 11, and reference voltage Vref1 is obtained.例文帳に追加

基準参照電圧Ｖｒｅｆ０をアナログ乗算器１１でｎ乗し、参照電圧Ｖｒｅｆ１を得る。 - 特許庁

A multiplier section 204 multiplies an output signal 330 from the signal processing section with a signal from the carrier control section 202.例文帳に追加

乗算部２０４は、信号処理部出力信号３３０とキャリア制御部２０２からの信号を乗算する。 - 特許庁

Outputs of the coefficient multiplier 2 and envelope unit 3 are added together by an adder 4 and inputted to a level control unit 5.例文帳に追加

係数器２と包絡線器３の出力は加算器４で加算され、レベル制御器５に入力される。 - 特許庁

The output of the Laplacian 53 is obtained by multiplying the subtracting result at the circuit 52 by a multiplier 54.例文帳に追加

ラプラシアン５３の出力は、乗算器５４により加算回路５２での減算結果が乗算されたものである。 - 特許庁

A multiplier 106 multiplies an output signal of the limiter 104 by the detection result of the pixel unit motion detector.例文帳に追加

乗算器１０６はリミッタ１０４の出力信号に、画素単位動き検出器の検出結果を乗算する。 - 特許庁

These absolute values are added by an adder 14 and multiplied by a value c' from a terminal 16 by a multiplier 15.例文帳に追加

これらの絶対値が加算器１４で加算されて乗算器１５で端子１６からの値ｃ′が乗算される。 - 特許庁

A multiplier circuit 8 multiplies the input data Din with the linear gain data DG, to generate output data Dout.例文帳に追加

乗算回路８は入力データＤｉｎとリニア利得データＤＧとを乗算して出力データＤoutを生成する。 - 特許庁

An adder 114 adds the black level back to the output signal Y(m, n) of the multiplier 113 and defines a result as an output.例文帳に追加

加算器１１４は、乗算器１１３の出力信号Ｙ(m,n)に黒レベルを足し戻し、出力とする。 - 特許庁

A transmitted signal and a received signal are combined and the baseband signal thus obtained is supplied to a quadrature multiplier.例文帳に追加

送信信号と受信信号が混合され、得られたベースバンド信号が直交乗算器に供給される。 - 特許庁

A multiplier obtained by weighing is applied to the counter value according to the physical position of the divided block.例文帳に追加

更に分割されたブロックの物理的な位置によって、カウンタ値に重み付けした乗数を与えるようにする。 - 特許庁

The plurality of units 14 each have an output register 24, a plurality of multiplier registers 20, and an amplifier 22.例文帳に追加

複数のユニット１４の各々は、出力レジスタ２４、複数の増倍レジスタ２０、及び、アンプ２２を有している。 - 特許庁