「=multiplier」に関連した英語例文の一覧と使い方(35ページ目) - Weblio英語例文検索

The method for producing the polyester multifilament high- density woven fabric comprises the following process: the warps for the fabric are made twistless or subjected to low twisting ≤5,000 in twist multiplier, then sized with an acrylic sizing agent 3-18 wt.% in concentration and ≤10 mPas in viscosity, and then drying the sized product at a temperature of as low as ≤70°C.例文帳に追加

織物を構成する経糸には無撚若しくは撚係数５０００以下の甘撚を施し、次いで糊剤濃度が３％から１８％、糊剤粘度が１０mPas以下のアクリル系の糊剤を使用してサイジング或いは糊付けを行い、７０℃以下の低温で乾燥させることを特徴とするポリエステルマルチフィラメント高密度織物の製造方法。 - 特許庁

The ion detection unit 101 includes: an aperture 113a as an opening for allowing an ion flux 107 to enter the ion detection unit 101 therethrough; a conversion electrode 103 for converting the ion flux entering through the aperture 113a into electrons; and a secondary electron multiplier 102 for amplifying the converted electrons 109.例文帳に追加

本発明の一実施形態に係るイオン検出ユニット１０１は、該イオン検出ユニット１０１内にイオン束１０７を入射させるための開口としてのアパーチャ１１３ａと、該アパーチャ１１３ａから入射されたイオン束を電子に変換するコンバージョン電極１０３と、該変換された電子１０９を増幅する２次電子増倍管１０２とを備えている。 - 特許庁

A likelihood corrector comprises a pilot symbol extraction circuit for extracting pilot symbols contained in an OFDM signal and performing complex arithmetic to generate a complex arithmetic result; a variance circuit for determining variance of the complex arithmetic result; an inverse circuit for determining an inverse of the variance; and a multiplier circuit for multiplying the OFDM signal and an output of the inverse.例文帳に追加

ＯＦＤＭ信号に含まれるパイロットシンボルを抽出して複素演算を行い複素演算結果を生成するパイロットシンボル抽出回路と、複素演算結果の分散を求める分散回路と、分散の逆数を求める逆数回路と、ＯＦＤＭ信号と前記逆数の出力とを掛け合わせる乗算回路とを備える。 - 特許庁

A gradation characteristic gain calculating means 1080 generates a control signal for performing gain adjustment of a contour correction signal by using the inclination of a gradation characteristic calculated by a gradation characteristic calculating means 1070 on the basis of histogram calculated by a histogram calculating means 1060 so that a multiplier 1053 may perform gain adjustment of the contour correction signal.例文帳に追加

乗算器１０５３で輪郭補正信号のゲイン調整を行うために、ヒストグラム算出手段１０６０で算出したヒストグラムを基に階調特性算出手段１０７０で算出された階調特性の傾きを利用し、階調特性ゲイン算出手段１０８０で輪郭補正信号のゲイン調整を行うための制御信号を生成する。 - 特許庁

Then, a READ counter to be increased or decreased in an H pixel cycle or a V pixel cycle by a 1 pixel unit and the READ counter to be increased or decreased by an H pixel unit or a V pixel unit are provided and the read address of the SRAM is selected by the combination of the counters, a multiplier 108 and an adder 109.例文帳に追加

次に、１画素単位でＨ画素周期またはＶ画素周期でインクリメントまたはデクリメントするＲＥＡＤカウンタ、Ｈ画素単位またはＶ画素単位でインクリメントまたはデクリメントするＲＥＡＤカウンタを設けておいて、それらのカウンタと乗算器１０８と加算器１０９の組み合わせにより、ＳＲＡＭのリードアドレスを選択する。 - 特許庁

This thermosensor 100 (charge amplifier) includes a charge feeder 45 which has any measuring object other than visible light (heat (infrared)) as its signal source to feed electrons associated with the signal source, and an electron-multiplier section 14a for multiplying electrons accumulated in the charge feeder 45 by measuring any object other than visible light.例文帳に追加

このサーモセンサ１００（電荷増加装置）は、可視光以外の測定対象（熱（赤外線））を信号源とするとともに信号源に対応する電子を供給する電荷供給部４５と、可視光以外の測定対象を測定することにより電荷供給部４５に蓄積された電子を増倍させるための電子増倍部１４ａとを備える。 - 特許庁

An oscillator 20 generates and outputs a sine wave signal having a frequency corresponding to the level of an amplitude envelope signal generated by an envelope detector 10, and a multiplier 30 multiplies a musical sound signal of original sounds by the generated sine wave signal to perform modulation, and therefore, modulated sounds corresponding to the amplitude level of the musical sound signal are outputted.例文帳に追加

エンベロープ検出器１０によって生成された振幅エンベロープ信号のレベルに応じた周波数の正弦波信号を発振器２０が生成出力し、乗算器３０が原音の楽音信号をこの生成された正弦波信号で乗算して変調するので、楽音信号の振幅レベルに応じた変調音が出力される。 - 特許庁

The DSP 303 distinguishes a radio wave representing Rayleigh fading using a plurality of paths from a radio wave representing the Rayleigh fading by filtering by a Doppler spectrum filter 305, sets a delay quantity of the memory 301 in the FIFO memory, and sets a complex coefficient of the complex multiplier 302 on the basis of parameters of reception power, a phase and a Doppler frequency.例文帳に追加

ＤＳＰ３０３は、複数のパスを利用してレイリーフェージングを表現する電波とドップラースペクトラムフィルタ３０５でフィルタリングしてレイリーフェージングを表現する電波とを選別し、ＦＩＦＯ型メモリー３０１の遅延量を設定し、受信電力、位相及びドップラー周波数のパラメータに基づいて複素乗算器３０２の複素係数を設定する。 - 特許庁

A method is characterized in that the conversion ratio of a plutonium fuel rod is measured from a lateral face of it without unsealing a fuel rod containing plutonium and that the infinite multiplication factor of a plutonium fuel rod cell is found by using the conversion ratio of the plutonium fuel rod obtained by the measurement, the fission rate of Pu239, the capture rate of Pu239 and the physical multiplier of Pu239.例文帳に追加

プルトニウムを含有する燃料棒を開封することなくその側方からプルトニウム燃料棒の転換比を測定し、この測定により得られるプルトニウム燃料棒の転換比とＰｕ２３９の核分裂率、Ｐｕ２３９の捕獲率、Ｐｕ２３９の物理乗数を用いてプルトニウム燃料棒セルの無限増倍率を求めることを特徴とする。 - 特許庁

A transmitter housed in the system of the present invention includes a symbol encoding means ENC comprising at least one pulse generator PLSG, and at least one signal multiplier SGMk (k=1 to K) for multiplying at least one pulse sequence Psqk by an adjustable encoded value defined by a control word WDk.例文帳に追加

本発明によるシステム内に収容される送信機は、少なくとも１つのパルス発生器ＰＬＳＧと、少なくとも１つのパルス系列Ｐｓｑｋを制御ワードＷＤｋによって定義される調整可能な符号化値と乗算するための少なくとも１つの信号乗算器ＳＧＭｋ（ただしｋ＝１〜Ｋ）とを備えるシンボル符号化手段ＥＮＣを含む。 - 特許庁

When the detection circuit carries out an inter-signal point distance arithmetic operation on the basis of each replica signal, real number multiplier circuits or real number circuit adder circuits in an arithmetic means for generating the replica signals are shared to reduce the circuit scale equivalent to the real number multipliers or the real number adders in an inter-signal point distance respectively section.例文帳に追加

各レプリカ信号に基づいた受信信号との信号点間距離演算を行う場合に、レプリカ信号を生成する演算手段における実数乗算器または実数加算器との回路の共有化を図ることにより、信号点間距離演算部の実数乗算器または実数加算器に相当する回路規模を削減する。 - 特許庁

On the other hand, in a second function processing part, processing for increasing a spatial frequency component as the density of an image indicated by an image signal Sd is higher, signals output by the first function processing part 44 and the second function processing part 47 are input in a multiplier 48, and multiplication processing is performed (a signal S7).例文帳に追加

一方、第２関数処理部において画像信号Ｓｄの示す画像の濃度が高いほど信号Ｓｈの空間周波数成分の重みを大きくする処理を行い、第１関数処理部４４及び第２関数処理部４７から出力された信号を乗算器４８に入力して乗算処理を行う（信号Ｓ７）。 - 特許庁

As for a high-frequency circuit in a multistage amplifier, when manufacture variations occurs in interstage capacities 30 and 31 for example, AM-PM characteristics variations is suppressed by controlling a power circuit 40 and a multiplier 60 such that a collector voltage Vcc2 of a stage 11 just one before the last stage may become smaller than a collector voltage Vcc3 of the final stage 12.例文帳に追加

多段増幅器において、例えば段間容量３０，３１に製造バラツキが生じたときに、最終段の１つ前の段１１のコレクタ電圧Ｖｃｃ２が最終段１２のコレクタ電圧Ｖｃｃ３よりも小さくなるように電源回路４０及び乗算器６０にて制御することにより、ＡＭ−ＰＭ特性バラツキを抑制する。 - 特許庁

FFT sections 22a, 22b of a signal correlation calculation means 22 convert a clock delay corrected signal (a signal correcting roughly a symbol point) and a reference signal being a modulation reference into signals corresponding to the frequencies of the signals above, a multiplier 22c multiplies the signals corresponding to the frequencies and an inverse FFT section 22c restores the result of multiplication to the signals corresponding to time.例文帳に追加

信号相関計算手段２２のＦＦＴ部２２ａ、２２ｂがクロックディレイ補正済信号（粗くシンボル点を補正した信号）および変調の基準となる基準信号を周波数対応の信号に変換し、乗算器２２ｃによりこれらの周波数対応の信号を乗算し、逆ＦＦＴ部２２ｅにより乗算結果を時間対応の信号に戻す。 - 特許庁

This textile comprises a combined differentially-shrinkable polyester multifilament yarn treated with soft twist of ≤8,000 twist multiplier and containing a phosphorus compound and has ≥3.5 pilling grade according to JIS-L-1076 after 20 times appearance retention treatment of C-method defined in the JIS and, thereafter, continuously treated with the ICI tester of A-method defined in the JIS for 5 h.例文帳に追加

撚係数８０００以下の甘撚が施された燐化合物を含有するポリエステルマルチフィラメント異収縮混繊糸から構成された織編物であって、ＪＩＳ−Ｌ−１０７６に記載されるＣ法：アピアランスリテンション２０回操作後、続けてＡ法：ＩＣＩ型試験機を５時間、連続操作させた時のピリング判定が３．５級以上である。 - 特許庁

A rectangular wave S11 defining the range of a weight function is converted into the frequency domain by FFT 11 or the like, is multiplied by a window function S12 (the Blackman-Harris window or the like) generated on the frequency axis by a multiplier 12, and is then returned to the time domain by IFFT 13 or the like to generate a weight function S13.例文帳に追加

ウェイト関数の範囲を決める矩形波Ｓ１１をＦＦＴ等１１によって周波数領域に変換し、乗算器１２にて周波数軸上に生成した窓関数（ブラックマンハリス窓等）Ｓ１２と乗算した後、ＩＦＦＴ等１３によって時間領域に戻すことによりウェイト関数Ｓ１３を生成するようにした。 - 特許庁

The diversity receiver is provided with a weighting coefficient calculator 11 which computes the amount of phase rotation for every branch by weighting difference of phases between received signals of the respective branches in accordance with a received signal in each of the branches, and multiplier 12, 13 which rotate phase of the received signal in each of the branches on the basis of each amount of phase rotation.例文帳に追加

本発明のダイバーシチ受信機は、各ブランチの受信信号間の位相差を各ブランチにおける受信信号に応じて重み付けすることによって、ブランチ毎の位相回転量を算出する重み付け係数算出器１１と、前記各位相回転量に基づいて各ブランチの受信信号の位相を回転させる乗算器１２，１３と、を備える。 - 特許庁

First multiplier means 5, 6 acquire the result of multiplication between a received signal and a signal with a difference of one symbol time from the received signal for each carrier, a first summation means 7 sums the results of multiplication for a plurality of carriers each for one symbol time, and when the result of totalization exceeds a prescribed threshold value, a first identification means 14 identifies that the mode is the CP mode.例文帳に追加

第１の乗算手段５、６が各キャリア毎に受信信号とその１シンボル時間差の信号との乗算結果を取得し、第１の総和手段７が乗算結果を１シンボル時間分の複数キャリアについて総和し、第１の判別手段１４が総和結果が所定のしきい値を超える場合にＣＰモードであると判別する。 - 特許庁

Therefore, a weaker laser beam from a beam splitter 2 is irradiated on an electrophoretic analytical part 11B on the downstream of the capillary 11 as a probe laser beam Bp, and the beam is passed through a third lens 12 receiving an electrophoretic signal at the electrophoretic analytical part 11B, a notch filter 13 and a space filter 14, and fluorescence generated in a multiplier phototube 16 is measured.例文帳に追加

そのため、ビームスプリッタ２からの弱い方のレーザー光をプローブレーザー光Ｂ_p としてキャピラリー１１の下流の電気泳動分析部１１Ｂに照射し、それをその電気泳動分析部１１Ｂにおける電気泳動信号を受ける第３のレンズ１２、ノッチフィルター１３、空間フィルター１４を介して、増倍型光電管１６で発生する蛍光を測定する。 - 特許庁

In the scintillation detector comprising a scintillator for generating fluorescence by an incident radiation; a cylindrical member for disposing the scintillator on its front end face; a photoelectron multiplier, disposed consecutively on the back-end face of a cylindrical member, the inner wall surface of the cylindrical member is formed into a roughed surface by a material, at which fluorescence light undergoes irregular reflection.例文帳に追加

少なくとも、入射した放射線により蛍光を発生するシンチレータと、該シンチレータを前端面側に配設した筒状部材と、該筒状部材の後端面側に連設した光電子増倍管とからなるシンチレーション検出器において、前記筒状部材の内壁面を前記蛍光が乱反射する物質により粗面状に形成したこと。 - 特許庁

When the wiring is normal, a high voltage is generated momentarily at a collector 12 owing to the dielectric action of the voltage impressed on an electrode plate 10f of the multiplier tube 5, and a wiring inspection part 25 judges if the wiring is acceptable from the output voltage of a preamplifier 20, and the control part 23 displays the judging result in a display part 24.例文帳に追加

結線が正常である場合には、電子増倍管５の電極板１０ｆに印加された電圧による誘電作用によってコレクタ１２に瞬間的に大きな電圧が生じるから、配線検査部２５はプリアンプ２０の出力電圧でもって配線の良否を判定し、制御部２３はその判定結果を表示部２４に表示する。 - 特許庁

A pair-down arithmetic means 13 pairs adjacent partial products calculated by the calculating means 12 in order from the partial product corresponding to the numeral of the 0th digit of the multiplier Y to the partial product corresponding to the numeral of the (M-1)th digit to sequentially derive the numerals of the respective digits constituting the product Q through an oblique adding process and a carry process.例文帳に追加

ペアダウン演算手段１３は、部分積算出手段１２で算出された部分積を、乗数Ｙの０桁目の数値に対応する部分積からＭ−１桁目の数値に対応する部分積まで順に、隣接する部分積２つをペアにして、斜め加算処理と桁上げ処理によって、積Ｑを構成する各桁の数値を順次に導出する。 - 特許庁

The delay profile having the path variation averaged is multiplied by the weight function from a state weighting part 13 through a multiplier 12 of a weighting part 11 and the delay time of the high-order N-finger peak of the delay profile is detected by a correlation peak detection part 14 and transmitted from a Rake path allocation part 15 to respective finger parts 5.例文帳に追加

パス変動が平均化された後の遅延プロファイルは重み付け部１１の乗算器１２で状態重み付け部１３からの重み付け関数と掛け合わされ、相関ピーク検出部１４で遅延プロファイルの上位Ｎｆｉｎｇｅｒピークの遅延時間が検出されてＲａｋｅパス割り当て部１５から各フィンガ部５へ伝達される。 - 特許庁

A polar modulation unit 110 is designed to represent an input signal applied to an input of a coding unit 100 as an envelope signal and a binary phasing signal, and a pulse width modulation unit 120 is designed to convert the envelope signal of the polar modulation unit 110 into a pulse-width-modulated envelope signal and to output it to a first input of a multiplier 130.例文帳に追加

極性変調ユニット110は、コーディングユニット100の入力に加えられた入力信号をエンベロープ信号及びバイナリ位相信号として表すようにデザインされ、パルス幅変調ユニット120は、極性変調ユニット110のエンベロープ信号をパルス幅変調エンベロープ信号へ変換し、それをマルチプライヤ130の第一入力へ出力するようにデザインされている。 - 特許庁

In the minimum value tracking circuit 14, based on the electric field strength detection signals 100, tracking signals 102 to be reduced so as to follow the received electric field strength when the received electric field strength is in a reducing state and gently increased by a fixed rate when the electric field strength is in an increasing state are generated and outputted to a multiplier 16.例文帳に追加

最小値トラッキング回路14では、電界強度検出信号100 に基づいて、受信電界強度が減少する状態にあるときは受信電界強度に追従して減少し、受信電界強度が増大する状態にあるときは一定の比率で緩やかに上昇するトラッキング信号102 を生成して乗算器16へ出力する。 - 特許庁

If the luminance range and the logarithmic conversion characteristic of the G signal lap, when the RB signal has a logarithmic conversion characteristic, a signal from a subtractor 804 is selected by the selecting portion 813, and if the luminance range and the linear conversion characteristic of the G signal lap, a signal from a multiplier 812 is selected by the selecting portion 813.例文帳に追加

又、ＲＢ信号が対数変換特性であるとき、Ｇ信号の対数変換特性と輝度範囲が重なっている場合、減算器８０４からの信号が選択部８１３で選択され、又、Ｇ信号の線形変換特性と輝度範囲が重なっている場合、乗算器８１２からの信号が選択部８１３で選択される。 - 特許庁

A differential coding section 10o, a timing generating section 20o, a filter section 30o, an amplitude data generating section 40o, a multiplier 50o, and an IQ separation section 60o of an odd number system process transmission data TD of odd numbered time slots on the basis of a transmission window signal TWe, and an adder section 71 outputs transmission signal data IT, QT.例文帳に追加

奇数番目のタイムスロットの送信データＴＤは、送信ウインドウ信号ＴＷｅに基づいて奇数系統の差動符号化部１０ｏ、タイミング生成部２０ｏ、フィルタ部３０ｏ、振幅データ生成部４０ｏ、乗算器５０ｏ及びＩＱ分離部６０ｏで処理され、加算部７１から送信信号データＩＴ，ＱＴとして出力される。 - 特許庁

On the decoding side DE, a super-resolution processing unit 7 restores the low-resolution video signal C to the low-frequency video component D and high-frequency video component E, which is expanded by a multiplier 23 to its original amplitude and added by an adder 10 to the low-frequency video signal D to obtain the original video signal F.例文帳に追加

復号化側ＤＥでは、超解像処理部７で低解像度映像信号Ｃから低域映像成分Ｄと高域映像成分Ｅとが復元され、高域映像成分Ｅが乗算器２３でもとの振幅に伸長された後、加算器１０で低域映像成分Ｄと加算されることにより、元の映像信号Ｆが得られる。 - 特許庁

Similarly, a sky blue memory color is also determined by the memory color determination part 53, and the white component increased in an addition part 52 is subjected to correction for bringing the chromaticity coming close to a primary color close to a white side by a multiplier 55d by correction data being wide gamut display from a microcomputer to be replaced based on the memory color determination result to provide an output video signal.例文帳に追加

同様に空色の記憶色についても記憶色判定部５３で判定するとともに、加算部５２の増加した白成分をマイコンからの広色域ディスプレイであることの補正データにて乗算器５５ｄで原色に近づく色度を白側に近づけるための補正を行い記憶色判定結果に基づき、置き換えて出力映像信号を得る。 - 特許庁

The phase-locked loop has: an oscillator that generates a signal having a frequency corresponding to the detected symbol rate; a complex multiplier that multiplies the post-nonlinear-processing digital modulation signal and a signal generated by the oscillator and outputs a multiplication result; and a loop filter that smoothes the multiplication result and outputs the smoothed multiplication result as the detected symbol rate.例文帳に追加

前記位相同期ループは、検出シンボルレートに応じた周波数の信号を生成する発振器と、前記非線形処理後のデジタル変調信号と前記発振器で生成された信号とを乗算し、乗算結果を出力する複素乗算器と、前記乗算結果を平滑化し、平滑化された前記乗算結果を前記検出シンボルレートとして出力するループフィルタとを有する。 - 特許庁

With respect to the FE signal of a DAD system, when the signal is generated by adding the FE signal of a sub focus system to that of a main focus system, a multiplier coefficient K to the error signal of the sub focus system is so adjusted as to minimize the amplitude of the FE signal or automatically adjusted in a predetermined period, thereby minimizing the influence of the leakage from the TE signal to the FE signal.例文帳に追加

ＤＡＤ方式のＦＥ信号につき、メインフォーカス系へサブフォーカス系のＦＥ信号を加算して生成する際に、サブフォーカス系のエラー信号に対する乗算係数Ｋを、前記ＦＥ信号の振幅が最小となるように調整し、或いは所定の動作期間に自動調整することで、ＦＥ信号に対するＴＥ信号系からの漏れ込みの影響を最小にする。 - 特許庁

This image display system comprises the reference voltage source which outputs a voltage signal, wherein the magnitude of the voltage signal is 1/N of a driving voltage, a digital-to-analog converter which converts the voltage signal to a first voltage, the multiplier which receives and multiplies the first voltage by N to output the driving voltage, and a buffer which receives the driving voltage to drive a data line.例文帳に追加

画像表示システムであって、その大きさが駆動電圧の１／Ｎ倍である電圧信号を出力する基準電圧源、前記電圧信号を第１電圧に変換するデジタルアナログコンバータ、前記第１電圧を受けてそれをＮ倍で増幅し、前記駆動電圧を出力する乗算器、及び前記駆動電圧を受けてデータラインを駆動する緩衝器を含むシステム。 - 特許庁

The transmitting apparatus includes a chaos signal generating unit for generating a wideband chaos signal; a delay unit for delaying out the wideband chaos signal; a multiplier unit for multiplying the delayed wideband chaos signal by an inputted information signal to output a multiplied signal; and a selective output means for transmitting the wideband chaos signal and the multiplied signal, in this order.例文帳に追加

広帯域のカオス信号を生成し、出力するカオス信号生成部；広帯域カオス信号を遅延させて出力する遅延部；入力された情報信号と遅延された広帯域カオス信号とを乗算し、乗算信号を出力する乗算部；広帯域カオス信号と乗算信号とを順番に送信する選択出力手段；を含む送信装置を提供する。 - 特許庁

A high frequency conversion circuit 4 converts an output of a reference oscillator 3 into a high frequency signal in which multiplication by a lower multiplication order becomes an atomic resonance frequency signal, and an output frequency of the oscillator 3 is converted into a resonance frequency for an atomic resonator 2 by multiplying the high frequency in an active lower multiplier 5 having the lower multiplication order.例文帳に追加

高周波変換回路４によって、基準発振器３の出力を、低逓倍次数による逓倍が原子の共鳴周波数信号となる高周波信号に変換し、この高周波信号を低逓倍次数を有する能動型低次逓倍器５にて逓倍することにより、基準発振器３の出力周波数を原子共振器１用の共鳴周波数に変換する。 - 特許庁

This processor 3 has a dot detector 26 for detecting whether an image is formed with dots defined by digital image data of the original from the A/D converter 13, a background level corrector 31 for correcting the background level of the original image, and a gain multiplier 30 for executing a background removing process of the original image using the corrected background level.例文帳に追加

デジタル信号演算部３は、網点検出部２６で、Ａ／Ｄ変換器１３からの原稿のデジタルの画像データが網点で形成されている画像であるか否かを検出し、地肌レベル補正部３１で、当該網点検出結果に基づいて、原稿画像の地肌レベルを補正し、ゲイン乗算部３０で、補正された地肌レベルを用いて原稿画像に対して地肌除去処理を行う。 - 特許庁

A signal resulting from subtracting the audio signal from the input signal of the microphone 101 is divided into a plurality of frequency bands by dividing processing units 105 and 106, a noise suppression coefficient is multiplied for every frequency band by a coefficient multiplier 109, and the signals divided to a plurality of frequency bands are synthesized into signal of time area by a synthesizing processor 111.例文帳に追加

分割処理器１０５および分割処理器１０６はマイクロホン１０１の入力信号から音声信号を減算した信号を複数の周波数帯の信号に分割し、係数乗算器１０９は各周波数帯毎に騒音抑圧係数を乗算し、合成処理器１１１は複数の周波数帯に分割された信号を時間領域の信号に合成する。 - 特許庁

For example, when a zero input is set on a multiplier included in the related control logic, when the control constant is placed under a non-selected state in a switch included in the related control logic, or when zero is set for the divisor of a divider included in the related control logic, the change of the control constant is judged to be invalid.例文帳に追加

たとえば、関連する制御ロジックに含まれる乗算器に零入力が設定されている場合、関連する制御ロジックに含まれる切換器において当該制御定数が非選択状態とされている場合、または関連する制御ロジックに含まれる除算器の除数に零が設定されることになる場合には、その制御定数の変更が無効と判定される。 - 特許庁

A correlation unit used for a synchronization tracing circuit in the delay lock loop synchronization tracing circuit for spread spectrum communication is configured with integration quantization correlation units 11-13 each consisting of an analog multiplier, an analog adder, an analog integration device, a comparator, a D/A converter and a adder so as to attain compactness, to reduce power consumption and to make the area of the circuit small.例文帳に追加

スペクトル拡散通信において利用される遅延ロックループ同期追跡回路において、上記同期追跡回路で用いられる相関器を、アナログ乗算器、アナログ加算器、アナログ積分器、比較器、Ｄ／Ａ変換器およびデジタル加算器から構成される積分量子化相関器を用いて構成することにより、コンパクト化、低消費電力化および小回路面積化を可能にした。 - 特許庁

Cornering drag is estimated by a cornering drag estimate device 61 based on a steering wheel angle θ and vehicle speed V to control throttle opening of an engine by a realization system 70 based on a value obtained by adding output obtained by multiplying estimated cornering drag by gain K by a gain multiplier 62 to output obtained by adjusting phase by a phase adjusting device 63 for its remaining value.例文帳に追加

ハンドル角θと車速Ｖに基づいてコーナリングドラッグ推定器６１によりコーナリングドラッグを推定し、推定したコーナリングドラッグにゲイン乗算器６２によりゲインＫを乗じた出力と、その残分に対して位相調整器６３により位相を調整した出力とを加算したものに基づいて実現系７０によりエンジンのスロットル開度を制御する。 - 特許庁

A plurality of bandpass filters 15 having a cutoff frequency are provided in the vicinity of both sides of the center frequencies of a plurality of local oscillator signals being the outputs of a multiplier 13, or bandpass filters having a cutoff frequency are provided in the vicinity of both sides of the center frequencies of oscillator outputs of a plurality of oscillators 11 are provided to reduce floor noise of the local oscillator signals.例文帳に追加

逓倍器１３の出力である複数の局部発振信号のそれぞれの中心周波数の両側近傍にカットオフ周波数を持った複数のバンドパスフィルタ１５、またはその複数の発振器１１の発振出力のそれぞれの中心周波数の両側近傍にカットオフ周波数を持ったバンドパスフィルタを設け、局部発振信号のフロアノイズを低減する。 - 特許庁

For performing a product sum arithmetic operation for adding third data to the product of first data and second data, the first data and the second data are multiplied by a floating point multiplier 114, and a binary digit string for expressing a mantissa part in a multiplication result is divided into a string for expressing a superordinate digit in the mantissa part and a string for expressing a subordinate digit in the mantissa part.例文帳に追加

第一のデータと第二のデータとの積へ第三のデータを加算する積和演算を実行するために、浮動小数点乗算器１１４に第一のデータと第二のデータとの乗算を行なわせ、その乗算結果における仮数部を表現するビット列を該仮数部における上位の桁を表現するものと該仮数部における下位の桁を表現するものとに分割する。 - 特許庁

In a side-on type photomultiplier, a flat plate electron lens electrode 11 for guiding photoelectrons emitted from a photocathode 2 to an electron multiplier section 3 is arranged between the photocathode 2 and a light-incident portion 5 of a hermetic container 1, and an opening 11a is provided at a portion of this electron lens electrode facing the light-incident portion 5.例文帳に追加

サイドオン型の光電子増倍管において、光電陰極２から放出された光電子を電子増倍部３に導くための平板状の電子レンズ電極１１を光電陰極２と密閉容器１の光入射部分５との間に配置し、この電子レンズ電極の光入射部分５に対向する部分に開口１１ａを設けたことを特徴とする。 - 特許庁

A reception section includes a second multiplier 12 for multiplying the distributed basic frequency signal to generate the local oscillation signal, a second mixer 11 for mixing a RF reception signal received by an antenna to be measured which is a reception antenna 2 with the local oscillation signal, and a level detector 14 for detecting a level of the second frequency signal converted into a low frequency region by the second mixer 11.例文帳に追加

受信部は、分配された基本周波数信号を逓倍して局部発振信号を生成する第２逓倍器１２と、受信アンテナ２である被測定アンテナにより受信されたＲＦ受信信号と局部発振信号を混合する第２混合器１１と、第２混合器により低域に変換された第２周波数信号のレベルを検出するレベル検出器１４とを備える。 - 特許庁

A mm wave being generated from a voltage-controlled oscillator 21 is radiated from an antenna 23 via a circulator 22, is reflected by an object, is received by the antenna 23, is multiplied by a signal being outputted from the voltage-controlled oscillator 21 by a multiplier 24 via the circulator 22, is outputted to an amplifier 25, and is inputted to a signal processor 26 as a beat component.例文帳に追加

電圧制御発振器２１から生成されたミリ波は、サーキュレータ２２を介してアンテナ２３から放射され、物体によって反射された後、アンテナ２３に受信され、サーキュレータ２２を介して乗算器２４において、電圧制御発信器２２から出力される信号と乗算され、増幅器２５に出力された後、信号処理装置２６にビート成分として入力される。 - 特許庁

A feedback control part 36 is provided with a multiplier 39 and an integrator 40 calculating a cumulative integration value of deviation of target operation reaction force and input operation reaction force and letting input operation force follow the target operation reaction force and an integrated value clear block 50 clearing a cumulative integrated value of the integrator 40 when an operation position reaches a predetermined position in front of each range position for the direction of operation.例文帳に追加

フィードバック制御部３６は、目標操作反力と入力操作反力の偏差の累積積分値を算出して目標操作反力に入力操作力を追随させる乗算器３９及び積分器４０と、操作方向に対して各レンジ位置の手前の所定位置に操作位置が達すると積分器４０の累積積分値をクリアする積分値クリアブロック５０とを備えた。 - 特許庁