例文 (999件) |
もうけ nの部分一致の例文一覧と使い方
該当件数 : 1982件
A conduction passage of N type polysilicon is provided to reach a substrate while penetrating the base region and the collector region.例文帳に追加
ベース領域、コレクタ領域を貫通し、基板まで達するN型ポリシリコンの導電路を設ける。 - 特許庁
At the same time, a diode Di1 is provided between the p-type silicon substrate 10 and the second n-well layer 12.例文帳に追加
一方、P型シリコン基板10と第2のNウエル層12の間にダイオードDi1が設けられている。 - 特許庁
To provide a scan test circuit with a multiplication circuit for performing a test by changing the speed of a clock by N-multiplication, and to provide a scan test method.例文帳に追加
クロックのスピードをN逓倍変化させてテストを行う逓倍回路を設けたスキャンテスト回路およびスキャンテスト方法を提供する。 - 特許庁
A high concentration layer 12b having n-type impurities at a concentration higher than that in other regions is provided at a part of the first SiC layer 12.例文帳に追加
第1SiC層12のうちの一部に他の領域よりも高い濃度のn型不純物を有する高濃度層12bが設けられている。 - 特許庁
(2) A first FP electrode 17a is provided on the (n) drift region 12d of the parallel pn layer outside the active region via an insulation film 19.例文帳に追加
(2)活性領域の外側の並列pn層のnドリフト領域12d上に絶縁膜19を介して第一FP電極17aを設ける。 - 特許庁
There is provided a server computer B1 connected to a management center computer A1 so as to enable communication via the Internet N.例文帳に追加
インターネットNを介して通信可能に管理センタコンピュータA1と接続されるサーバコンピュータB1を設ける。 - 特許庁
A resistor element 12 is provided on the outer region of the N type epitaxial layer 10 and connected with the external connection region 2.例文帳に追加
N型エピタキシャル層10の外側領域上に抵抗素子12を設け、抵抗素子12を外部接続領域2に接続する。 - 特許庁
This deinterleaver is provided between a Virterbi decoding circuit and an RS decoding circuit and performs block deinterleave for the unit of m×n data.例文帳に追加
本発明のデインタリーバは、ビタビ復号回路と、RS復号回路との間に設けられ、m×nのデータ単位でブロックインタリーブを行う。 - 特許庁
The magnets 3 are installed so that an N-pole and an S-pole face each other with the passage 2 between in which the gas oil 4 flows.例文帳に追加
軽油4が流れる流路2を挟んでN極とS極とが対向するように磁石3を設ける。 - 特許庁
FETQ11 to Q1(n+1) is provided for connecting both ends of the unit cells V1-Vn to the corresponding capacitors C1-Cn.例文帳に追加
FETQ11〜Q1(n+1)は、単位セルV1〜Vnの両端を、対応するコンデンサC1〜Cnに接続するために設けられている。 - 特許庁
A buffer for storing image data being recorded by n times of multipass and a buffer for storing image data not recorded by multipass are provided independently.例文帳に追加
n回のマルチパスで記録する画像データを格納するバッファと、マルチパスで記録しない画像データを格納するバッファとを独立に設ける。 - 特許庁
On an n+-type semiconductor substrate 1, an --type epitaxial growth layer 2 is provided by a thickness of, for example, 15 μm or more.例文帳に追加
n^+ 形の半導体基板1上に、n^- 形のエピタキシャル成長層2が、たとえば15μm以上の厚さに設けられている。 - 特許庁
The AlInAsP region 19 is provided between the n-type InP semiconductor region 13 and the AlGaInAs layer 17.例文帳に追加
AlInAsP領域19は、n型InP半導体領域13とAlGaInAs層17との間に設けられている。 - 特許庁
In addition to processing of starting and general operation by a conventional automatic clutch function (S5-S12), N (neutral) position returning processing (S13-S24) is provided.例文帳に追加
従来のオートクラッチ機能による発進と通常運転の処理(S5〜S12)に加えて、N(ニュートラル)位置戻し処理(S13〜S24)を設ける。 - 特許庁
A heavily doped region 22 is formed at the center between p-type semiconductor layers 4 sandwiching the n-type semiconductor layers 21, 2.例文帳に追加
このn型半導体層21,2を挟むp型半導体層4間の中央には、高濃度領域22が設けられている。 - 特許庁
By performing the statistical processing of the analyzed conversion table (averaging n values from maximum value/peak) and providing a threshold therefor, a discrimination means is set.例文帳に追加
この解析した変換テーブルを統計処理(最大値・ピークの上からn個平均)を行い、これに閾値を設けて判別手段とする。 - 特許庁
A first transistor M1 is an N-channel MOSFET, and is provided between the input terminal P1 and the output terminal P2.例文帳に追加
第1トランジスタM1はNチャンネルのMOSFETであって、入力端子P1と出力端子P2の間に設けられる。 - 特許庁
The array loudspeakers 1, 2 each comprising loudspeaker units arranged in m-rows and n-columns are provided in the left and right of a display apparatus 3.例文帳に追加
ディスプレイ装置3の左右にそれぞれm行n列に配置されたスピーカーユニットを有するアレースピーカー1及び2が設けられる。 - 特許庁
In a lighting system 1 for vehicle, a lighting circuit 2A for simultaneously controlling lighting of each discharge lamp 4Ai (i=1, 2,..., N) is provided.例文帳に追加
車輌用照明装置1において、各放電灯4Ai(i=1、2、・・・、N)を同時に点灯制御できるように構成された点灯回路2Aを設ける。 - 特許庁
A semiconductor region 2 containing an n-type clad layer 7, and active layer 8, and a p-type clad layer 9 is provided on a substrate 1.例文帳に追加
基板1の上にn型クラッド層7、活性層8、p型クラッド層9を含む半導体領域2を設ける。 - 特許庁
A current path region 21 made of an n-type group III nitride semiconductor is provided on the fourth area 27f.例文帳に追加
n型III族窒化物半導体からなる電流経路領域21は、第4のエリア27f上に設けられる。 - 特許庁
An N-type drain offset region 540 is formed in the semiconductor layer 200 so as to abut on the first well region 300 in a plan view.例文帳に追加
N型のドレインオフセット領域540は、半導体層200に、平面視で第1ウェル領域300と接するように設けられている。 - 特許庁
The low density impurity region 120 is provided on the drain in an n-type TFT, and the LDD is not provided in a p-type TFT.例文帳に追加
n型TFTでは、ドレイン側に低濃度不純物領域120を設け、p型TFTではLDDを有しない構造とする。 - 特許庁
An energizing path for cooling is formed between an among the N-type pattern 3, the discharge electrode 6 and the P-type pattern 4.例文帳に追加
そして、N型パターン3、放電電極6及びP型パターン4の間に、冷却用の通電経路を設ける。 - 特許庁
In a semiconductor device, metal or metal nitride layers 18 and 19 which differ from each other are respectively provided on an N-type semiconductor layer and a P-type semiconductor layer.例文帳に追加
半導体装置に於いて、N型半導体層上とP型半導体層上とに異なる金属ないしは金属珪化物の層を設ける。 - 特許庁
A shutter member 23 rotating in synchronization with the exposure operation of the micromirrors M (m and n) is disposed between the forming surface and a light source.例文帳に追加
描画面と光源との間にマイクロミラーM(m,n)の露光作動に同期して回転するシャッタ部材23を設ける。 - 特許庁
Then, the n-type GaAs layer 1 between the gate fingers 4 and 5 is provided continuously from the input end to the terminating end of a gate electrode.例文帳に追加
そして、ゲートフィンガー4,5間にあるn型GaAs層1は、ゲート電極の入力端から終端まで連続して設けられている。 - 特許庁
On the surface layer of p body region 4, an n^+ emitter region 5 and a p^+ contact region 6 are provided adjacently.例文帳に追加
pボディ領域4の表面層には、n^+エミッタ領域5とp^+コンタクト領域6とが接するように設けられている。 - 特許庁
Charging states of the power compensating devices 6 are provided to every two uninterruptible power supply systems (1 to n) connected in parallel are detected.例文帳に追加
並列接続された複数台の無停電電源装置(1〜n)2毎に設けられた電力補償装置6の充電状態をそれぞれ検出する。 - 特許庁
The coating layer 13 whose front surface is substantially flat is formed on the rear surface S2 of the n-type semiconductor substrate 10.例文帳に追加
また、N型半導体基板10の裏面S2上には、表面が実質的に平坦な被覆層13が設けられている。 - 特許庁
An n-channel MOS transistor 17 for a switch is prepared in a power supply wiring 11 for supplying power to a thermal shutdown circuit 1.例文帳に追加
サーマルシャットダウン回路1に電源を供給するための電源配線11にスイッチ用NchMOSトランジスタ17が設けられている。 - 特許庁
A first to n-th stages of far infrared ray heaters 2 and near infrared ray heaters 3 are mounted on the inner surface of a chamber 1a.例文帳に追加
チャンバー(1a)の内表面に遠赤外線発熱体(2)と近赤外線発熱体(3)を第1段〜第n段設ける。 - 特許庁
A transparent conductive layer 14 made of n-type zinc oxide is provided via an overcoat film 13 on the photoelectric conversion thin film transistor 12.例文帳に追加
光電変換薄膜トランジスタ12上にはオーバーコート膜13を介してn型酸化亜鉛からなる透明導電層14が設けられている。 - 特許庁
A channel layer 17 is made of an n-type group III nitride semiconductor and is provided on the embedded gate region 15.例文帳に追加
チャネル層17は、n型III族窒化物半導体からなり、また埋め込みゲート領域15上に設けられる。 - 特許庁
A P^---type impurity layer 12 is provided under N^--type impurity layers 2 and 3 which become a drain of the MOSFET.例文帳に追加
MOSFETのドレインとなるN^−型不純物層2、3の下に、P^−−型不純物層12を設ける。 - 特許庁
N_1 pieces (N_1 is 0 or a positive integer of N or less) of the wiring lines 105, 106 are located on one side of the conductive layer 103.例文帳に追加
導電体層103の一方面側には、N_1本(ただし、N_1はN以下の0または正の整数)の配線105,106が設けられる。 - 特許庁
When providing the floating gate by the material whose work function is higher than the semiconductor film, n-type impurity elements are introduced to the channel forming region.例文帳に追加
浮遊ゲートとして半導体膜より仕事関数が高い材料で設ける場合には、チャネル形成領域にn型の不純物元素を導入する。 - 特許庁
In addition to the processing (S5 to S12) of start and normal operation by the conventional auto-clutch function, an N (neutral) position reversing function (S13 to S24) is provided.例文帳に追加
従来のオートクラッチ機能による発進と通常運転の処理(S5〜S12)に加えて、N(ニュートラル)位置戻し機能(S13〜S24)を設ける。 - 特許庁
Over the entire surface of the N^+-type silicon layer 4 and the P^+-type silicon layer 12, a buried oxide film 5 and an SOI layer 6 are provided.例文帳に追加
また、N^+型シリコン層4及びP^+型シリコン層12上の全面に、埋込酸化膜5及びSOI層6を設ける。 - 特許庁
A means for performing cooing of the inside is provided in a cogeneration package N, with the cooling of the inside achieved by making the air circulate.例文帳に追加
コジェネレーションパッケージ(N)内に内部の冷却を行う手段を設け、空気を循環させて内部の冷却を行う。 - 特許庁
The N-type impurity layers N17, N18 and N19 are provided between the insulating layer of an SOI substrate and an element isolation insulating film in a PTI region.例文帳に追加
N型不純物層N17,N18,N19はPTI領域においてSOI基板の絶縁層と、素子分離絶縁膜との間に設けられる。 - 特許庁
Disclosed is the driving method for the display panel in which N pixel sets are provided for each input terminal 14.例文帳に追加
本発明のディスプレイパネル駆動方法は,一の入力端子14あたり,N個の画素セットが設けられているディスプレイパネルの駆動方法である。 - 特許庁
A reading gate 21 is installed on the n-type substrate 11 between the embedded photodiode 14 and the p-type well region 15.例文帳に追加
一方、埋め込みフォトダイオード14およびP型ウェル領域15の相互間の、N型基板11上には、読み出し用ゲート21が設けられている。 - 特許庁
The first guide layer 17 is formed between the n-type clad layer 15 and the active layer 13, and consists of a second group III-V compound semiconductor.例文帳に追加
第1のガイド層17はn型クラッド層15と活性層13との間に設けられており、また第2のIII−V化合物半導体からなる。 - 特許庁
An alignment cylinder for aligning a plurality of insert nuts N fed from a part feeder on an alignment base 29 in one lateral row is provided.例文帳に追加
パーツフィーダから送給されるインサートナットNを整列台29上に複数個横1列に整列させる整列シリンダを設ける。 - 特許庁
The chair C has an upper frame part biasing means X for elastically biasing the upper frame part from the rear end position E to the normal position N.例文帳に追加
そして、後端位置(E)から通常位置(N)へと上フレーム部を弾性付勢する上フレーム部付勢手段Xを設けている。 - 特許庁
A first magnetic pole part 12a magnetized N pole and S pole around the rotation center, is provided inside of a magnet 12.例文帳に追加
マグネット12の内側には、回転中心周りにN極とS極とを着磁した第1の磁極部12aが設けられている。 - 特許庁
例文 (999件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |