「もうけ n」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

On one surface side of a substrate 10, the light receiving element has a P-region 20 composed of a p-type semiconductor, an N-region 30 composed of an n-type semiconductor, and an I-region 40 composed of an i-type semiconductor that is prepared between the P-region 20 and the N-region 30.例文帳に追加

基板１０の一面側にｐ型半導体よりなるＰ領域２０と、ｎ型半導体よりなるＮ領域３０と、そのＰ領域２０およびＮ領域３０の間に設けられたｉ型半導体よりなるＩ領域４０とを有している。 - 特許庁

An n-carrier block layer 8 with a large band gap, consisting of BAlGaN or AlGaN is provided between an n-light guide layer 7, that is made of BGaN or GAN and an n-MQW active layer 9 made of BInGAN or InGaN.例文帳に追加

ＢＧａＮまたはＧａＮからなるｎ−光ガイド層７とＢＩｎＧａＮまたはＩｎＧａＮからなるｎ−ＭＱＷ活性層９との間にＢＡｌＧａＮまたはＡｌＧａＮからなる大きなバンドギャップを有するｎ−キャリアブロック層８を設ける。 - 特許庁

The method is configured to set the first frequency range larger than fr×n and smaller than fr×(n+1) and the second frequency range larger than fr×m and smaller than fr×(m+1) and obtain the peak frequencies f(n), f(m) in the first frequency range and the second frequency range based on the frequency analysis results.例文帳に追加

周波数分析結果に対して、ｆｒ×ｎより大きくｆｒ×（ｎ＋１）より小さい第１の周波数範囲と、ｆｒ×mより大きくｆｒ×（m＋１）より小さい第２の周波数範囲を設け、第１および第２の周波数範囲におけるピークの周波数ｆ（ｎ），ｆ（ｍ）を求めるように構成した。 - 特許庁

Clock signals SCK1 and SCK2 of low voltage are transmitted, a flip-flop Fn is provided at immediately after a level shifter LSn, and only one part of level shifters are operated.例文帳に追加

低電圧のクロック信号ＳＣＫ_1 、ＳＣＫ_2 が伝送され、レベルシフタＬＳ_n の直後にフリップフロップＦ_n が設けられ、一部のレベルシフタのみが動作する。 - 特許庁

The actuators are arranged in n rows and two columns (n is a natural number of 2 or above) in electric circuit wherein the recording electrodes in each row and the scanning electrodes in each column have a continuity with each other.例文帳に追加

アクチュエータは、電気回路的にｎ行２列（ただし、ｎは２以上の自然数）設けられ、各行の記録電極同士及び各列の走査電極同士はそれぞれ導通されている。 - 特許庁

A first n-type gallium nitride system semiconductor layer 17 is provided on the n-type gallium nitride system semiconductor drift layer 15 and has a carrier concentration n_17 of 0.5×10^17 cm^-3 or smaller.例文帳に追加

第１のｎ型窒化ガリウム系半導体層１７は、ｎ型窒化ガリウム系半導体ドリフト層１５上に設けられており、また０．５×１０^１７ｃｍ^−３以下のキャリア濃度ｎ_１７を有する。 - 特許庁

The semiconductor light-emitting element 10 has a p-type semiconductor layer 2 and an n-type semiconductor layer 4 formed on an n-type GaAs substrate 1.例文帳に追加

本発明の半導体発光素子１０は、例えばｎ型ＧａＡｓ基板１上に設けられたｐ型半導体層２とｎ型半導体層４とを備える。 - 特許庁

In an MOSFET protective device, a depletion layer is spread and the formation of tunneled electron levels is prevented by providing an N- type area 22 between the P-N junctions of the Zener diodes.例文帳に追加

本発明はツェナーダイオードのＰＮ接合の間にＮ^-型領域２２を設けることにより、空乏層を広げ、さらに電子のトンネル先の準位を作らないようにするものである。 - 特許庁

In a semiconductor chip SC having the bidirectional planer diode, there is provided a lifetime control region 13 in a p^+-type semiconductor region 2 between an n^++-type semiconductor region 1 and n^++-type semiconductor regions 3, 4.例文帳に追加

双方向プレーナ型ダイオードを有する半導体チップＳＣにおいて、ｎ^＋＋型半導体領域１と、ｎ^＋＋型半導体領域３，４との間のｐ^＋型半導体領域２にライフタイム制御領域１３を設けた。 - 特許庁

A p-type base region 15, n+ type emitter regions 16, gate electrodes 18 and an emitter electrode 19 are formed on the upper surface of the n- type base region 14.例文帳に追加

そして、ｎ−型ベース領域１４の上面にはｐ型ベース領域１５、ｎ型エミッタ領域１６、ゲート電極１８及びエミッタ電極１９が設けられている。 - 特許庁

This device for dealing with a seedling box on the ground for spreading the seedling boxes N includes a sheet feed mechanism 121 for unrolling a sunshade sheet 122 on the seedling box N spread.例文帳に追加

苗箱Ｎを展開する苗箱対地処理装置において、展開した苗箱Ｎ上に日除けシート１２２を繰り出すシート繰出機構１２１が設けられている。 - 特許庁

The semiconductor device comprises a super-junction region having n type pillar regions 2 and ptype pillar regions 3 alternately provided on an n+ type semiconductor substrate 1.例文帳に追加

半導体装置は、ｎ＋型半導体基板１上にｎ型ピラー領域２とｐ型ピラー領域３とを交互に設けてなるスーパージャンクション領域を備える。 - 特許庁

P Side electrodes 30 are formed on the contact layer 20 and n side electrodes 32 on the rear surface of the n-InP substrate 12, respectively, through windows 46 disposed in a self-alignment manner on the oxidized Al layer.例文帳に追加

Ａｌ酸化層に自己整合的に設けられた窓４６を介してｐ側電極３０がコンタクト層２０上に、また、ｎ側電極３２がｎ−ＩｎＰ基板１２の裏面にそれぞれ形成されている。 - 特許庁

An optical semiconductor element comprises: an n-type semiconductor layer; a p-type semiconductor layer; a functional portion provided between the n-type semiconductor layer and the p-type semiconductor layer.例文帳に追加

実施形態によれば、ｎ形半導体層と、ｐ形半導体層と、ｎ形半導体層とｐ形半導体層との間に設けられた機能部と、を備えた光半導体素子が提供される。 - 特許庁

In the semiconductor laser device, an active layer is formed on a p-side clad layer side and an n-side guide layer has an index of refraction higher than the p-side guide layer.例文帳に追加

半導体レーザ装置において、活性層をp側クラッド層側に設けると共にn側ガイド層の屈折率をp側ガイド層の屈折率よりも高くする。 - 特許庁

The word line driver includes an n-channel transistor 313 placed in a p-type well region located in a deep n-type well region in a p-type substrate.例文帳に追加

このワード線ドライバは、ｐ型基板の中の深いｎ型ウェル領域の中に配置したｐ型ウェル領域に設けたｎチャネルトランジスタ３１３を含む。 - 特許庁

The n-type drift semiconductor 3 is provided on the main surface of the n^+-type drain semiconductor 2 and includes a first to a fourth regions 3a to 3d extending in the direction crossing this main surface.例文帳に追加

ｎ型ドリフト半導体部３は、ｎ^＋型ドレイン半導体部２の主面上に設けられ、この主面と交差する方向に延びる第１〜第４の領域３ａ〜３ｄを有する。 - 特許庁

The semiconductor device includes an n-type SiC drift layer 2 and an element forming region 17 formed on the surface of the n-type SiC drift layer 2 and forming an MOSFET having an electrode 10.例文帳に追加

本発明に係る半導体装置は、ｎ型ＳｉＣドリフト層２と、ｎ型ＳｉＣドリフト層２表面に設けられ、電極１０を有するＭＯＳＦＥＴを形成する素子形成領域１７とを備える。 - 特許庁

By forming a tungsten layer on an n-side contact metal layer at the n-side of an element, a barrier effect is maintained, and ohmic contact can be improved.例文帳に追加

また、素子のｎ側において、ｎ側コンタクト金属層の上にタングステン層を設けることにより、バリア効果を維持しつつ、オーミック接触を改善することができる。 - 特許庁

A column selection circuit 10 includes m word line drivers for driving word lines WL prepared for every memory cell disposed in an m×n matrix (m and n are natural numbers).例文帳に追加

行選択回路１０は、ｍ行ｎ列（ｍ、ｎは自然数）のマトリクス状に配置されたメモリセルの行ごとに設けられたワードラインＷＬを駆動するｍ個のワードラインドライバを含む。 - 特許庁

p-type and n-type ohmic electrodes provided in a p-type BP series semiconductor layer and an n-type group III nitride semiconductor layer, respectively, are made of identical material.例文帳に追加

ｐ形ＢＰ系半導体層及びｎ形III族窒化物半導体層に設けるｐ形及びｎ形オーミック電極を同一の材料から構成する。 - 特許庁

A p electrode 4 and an n electrode 5 are prepared at the backside of a solar battery cell 1, and an electrode main body 6 of the p(n) electrodes 4 and 5 is exposed to an opening 9 formed in an insulating layer 8.例文帳に追加

太陽電池セル１の裏面には、ｐ電極４とｎ電極５とが設けられ、絶縁層８に形成された開口部９にｐ（ｎ）電極４，５の電極本体６が露出している。 - 特許庁

The n-type channel semiconductor 5 is provided along the p^+-type gate semiconductor 4 and electrically connected to the fourth region 3d of the n-type drift semiconductor 3.例文帳に追加

ｎ型チャネル半導体部５は、ｐ^＋型ゲート半導体部４に沿って設けられ、ｎ型ドリフト半導体部３の第４の領域３ｄに電気的に接続されている。 - 特許庁

In order to make the plasma electron density N_e around the end of the beam 26 not less than the cutoff plasma electron density N_c, the beam 26 for supporting the dielectric parts 31 is so installed as to project to the substrate side.例文帳に追加

誘電体パーツ３１を支持する梁２６は，その端部周辺でのプラズマ電子密度Ｎ_ｅがカットオフのプラズマ電子密度Ｎ_ｃ以上になるように基板側に突出して設けられる。 - 特許庁

The ion generation element 130 is arranged inside the casing 110 and generates H^+(H_2O)_m (m is an optional integer) as a positive ion and O_2^-(H_2O)_n (n is an optional integer) as a negative ion.例文帳に追加

イオン発生素子１３０は、筐体１１０内に設けられ、正イオンとしてＨ^＋（Ｈ_２Ｏ）_ｍ（ｍは任意の整数数）と負イオンとしてＯ_２^−（Ｈ_２Ｏ）_ｎ（ｎは任意の整数数）とを発生させる。 - 特許庁

The longitudinal semiconductor device 1 for the electric power is provided with an N^+-type semiconductor substrate 1, and at both a cell portion and the terminal portion S, an N^--type epitaxial layer 12 is formed on the semiconductor substrate 1.例文帳に追加

縦形の電力用半導体装置１において、Ｎ^＋型の半導体基板１を設け、セル部Ｃ及び終端部Ｓの双方において、半導体基板１上にＮ^−型のエピタキシャル層１２を形成する。 - 特許庁

An n-type GaN layer is provided near a two-dimensional electronic channel which is formed at AlGaN/GaN heterojunction, and a drain electrode is simultaneously brought into contact with the AlGaN layer and the n-type GaN layer of the surface.例文帳に追加

ＡｌＧａＮ／ＧａＮヘテロ接合に形成された二次元電子チャンネルの近くにｎ型ＧａＮ層を設け、さらにドレイン電極を表面のＡｌＧａＮ層及びｎ型ＧａＮ層に同時に接触させる。 - 特許庁

A high withstand voltage n-channel MOS transistor 6 as a cascode transistor is arranged between an LED driving output terminal 7 and an n-channel MOS transistor 2.例文帳に追加

ＬＥＤ駆動出力端子７とＮチャネルＭＯＳトランジスタ２との間にカスコード・トランジスタとして高耐圧ＮチャネルＭＯＳトランジスタ６を設ける。 - 特許庁

A lamp actuation circuit LAMP drives and turns on a total of N*M lamps by outputting N-bits of common data COMi and M-bits of lighting data Pj to lamps.例文帳に追加

ＮビットのコモンデータＣＯＭｉと、Ｍビットの点灯データＰｊとをランプに出力することで、合計Ｎ＊Ｍ個のランプを点灯駆動するランプ駆動回路ＬＡＭＰを設ける。 - 特許庁

On a P-type single crystal silicon substrate 50, an N-type epitaxial silicon layer 51 is grown, and a P-type well area 52 is formed in this N-type epitaxial silicon layer 51.例文帳に追加

Ｐ型単結晶シリコン基板５０上にＮ型のエピタキシャル・シリコン層５１を成長させ、このエピタキシャル・シリコン層５１内にＰ型ウエル領域５２を設ける。 - 特許庁

The n-type semiconductor layer 3 and the p-type semiconductor layer 5 each are provided with feeders 6 and 7 for the n-side electrode and p-side electrode on the surfaces of both semiconductor layers 3 and 5 opposite to the translucent substrate 2.例文帳に追加

ｎ型半導体層３及びｐ型半導体層５の各々には、ｎ側電極及びｐ側電極の給電部６，７が両半導体層３，５における透光性基板２と反対側の面に設けてある。 - 特許庁

An individual bias circuit 14 is provided with a plurality of bias circuits BIAS_1 to BIAS_N provided for each of N second variable delay elements D2_1 to D2_N.例文帳に追加

個別バイアス回路１４は、Ｎ個の第２可変遅延素子Ｄ２_１〜Ｄ２_Ｎごとに設けられた複数のバイアス回路ＢＩＡＳ_１〜ＢＩＡＳ_Ｎを備える。 - 特許庁

The nitride semiconductor light-emitting device includes: an n-type nitride semiconductor layer 3 provided over a semiconductor substrate 1; an active layer 5 arranged over the n-type nitride semiconductor layer; and a p-type nitride semiconductor layer 8 arranged over the active layer.例文帳に追加

半導体基板１上に設けられた、ｎ型窒化物半導体層３と、ｎ型窒化物半導体層の上部に配置された活性層５と、活性層の上部に配置されたｐ型窒化物半導体層８とを備える。 - 特許庁

A first contact plug 34 in conduction with the N-type source region 16 and a second contact plug 36 in conduction with the N-type drain region 16 are made.例文帳に追加

Ｎ型ソース領域１６と導通する第１のコンタクトプラグ３４と、Ｎ型ドレイン領域１８と導通する第２のコンタクトプラグ３６とを設ける。 - 特許庁

A gate electrode G is provided in the p type base region 4 with a gate insulating film 7 interposed so as to form a channel between the n+type source region 5 and n-type epitaxial layer 2.例文帳に追加

ｎ＋型ソース領域５とｎ−型エピタキシャル層２との間にチャネルを形成するためｐ型ベース領域４にゲート絶縁膜７を介してゲート電極Ｇが設けられている。 - 特許庁

Also, in the varactor element 14, the surface of the p-type substrate 1 is formed with an N well 2, and the gate insulating film 6 and the p-type polysilicon layer 5 are formed on the N well 2.例文帳に追加

また、バラクタ素子１４においては、Ｐ型基板１の表面にＮウエル２を形成し、その上にゲート絶縁膜６及びＰ型ポリシリコン層５を設ける。 - 特許庁

A magnetic film is provided at the wire 20 and a magnetic scale is formed at this magnetic film by varying a polarity in such an order as N, S, S, N by each prescribed pitch interval.例文帳に追加

ガイドワイヤ２０には磁性体膜２３が設けられ、この磁性体膜２３には所定ピッチ間隔毎にＮ，Ｓ，Ｓ，Ｎといった順に極性を変えることにより磁気スケールを形成している。 - 特許庁

A polycrystalline silicon film 7 and a silicide film 8 on the n-type diffusion layer 5 are provided over the n-type diffusion layer 5, the sidewall film 6 and the element isolation film 3.例文帳に追加

ｎ型拡散層５の上の多結晶シリコン膜７およびシリサイド膜８は、ｎ型拡散層５、側壁膜６、及び素子分離膜３にまたがって設けられる。 - 特許庁

A standard cell CL is provided in an n-type well 2n, and has a p^+-type diffusion layer 3p and an n^+-type diffusion layer 4n covered with a metal silicide film.例文帳に追加

スタンダードセルＣＬは、ｎ型ウエル２ｎに設けられ、金属シリサイド膜で覆われたｐ^＋型拡散層３ｐおよびｎ^＋型拡散層４ｎを有している。 - 特許庁

Movable sections (pressure release levers 31a, 31b) which release the pressure contact state of the heating nip section N by a pressurization spring 36 are respectively disposed nearer an upstream side and downstream side of the sheet conveyance direction than the heating nip section N.例文帳に追加

加圧バネ２６による加熱ニップ部Ｎの圧接状態を解除する可動部（圧解除レバー３１ａ，３１ｂ）を、加熱ニップ部Ｎよりシート搬送方向上流側及び下流側にそれぞれ設けた。 - 特許庁

An opening 7A comprises an n^--type silicon layer 8 and an n^+-type silicon layer 8a arranged so as to bulge out from an opening 6A until reaching the sidewall of a nitride film 7.例文帳に追加

開口部７Ａにおいて窒化膜７の側壁に達するまで開口部６Ａからせり出すように設けられるｎ^-型シリコン層８およびｎ^+型シリコン層８ａを有する。 - 特許庁

A diode element of an inversely beveled structure is formed by providing a sloping side surface 7 to a semiconductor base material 4 comprising a p^+-type semiconductor region 1, an n^--type semiconductor region 2, and an n^+-type semiconductor region 3.例文帳に追加

Ｐ^＋型半導体領域１とＮ^−型半導体領域２とＮ^＋型半導体領域３とから成る半導体基体４に傾斜側面７を設け、逆方向ベベル構造のダイオード素子を形成する。 - 特許庁

Projection parts 3 projected to the side of the magnetic sensor 2 more than the N pole 1A and the S pole 1B are provided on the boundary part of the N pole 1A and the S pole 1B.例文帳に追加

上記回転体１における上記Ｎ極１ＡとＳ極１Ｂとの境界部分に対し、当該Ｎ極１Ａ及びＳ極１Ｂよりも上記磁気センサ２側に突出した突起部３を設けた。 - 特許庁

In the vertical diode 1, an N^+-type layer 11, an N^--type layer 12, and a P^+-type layer 13 are stacked in this order on a lower electrode film 10, and an upper electrode film 20 is provided thereon.例文帳に追加

縦型ダイオード１において、下部電極膜１０上にＮ^＋型層１１、Ｎ^−型層１２及びＰ^＋型層１３をこの順に積層させ、その上に上部電極膜２０を設ける。 - 特許庁

Further, the solid-state imaging element is provided with read gates respectively independently of other systems driven to pixels of the read object within n (n is 4 or over) pixel periods.例文帳に追加

また、ｎ（ｎは４以上）画素周期内で読み出し対象となる画素に対しそれぞれ他の系統に対して独立して駆動可能な読み出しゲートを設ける。 - 特許庁