「クロックパルス」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

駆動ローラ３２にロータリエンコーダ３７を設けてクロックパルスを発生させる。例文帳に追加

A rotary encoder 37 is provided on the drive roller 32 to generate a clock pulse. - 特許庁

センタ装置は理想的なタイミングと返信された光クロックパルスとのタイミングずれを検出し、送信する光クロックパルスの波形にタイミングずれ情報を少なくとも含むデジタルデータを反映させる。例文帳に追加

The center device detects a timing shift between the ideal timing and the returned optical clock pulses, and reflects digital data at least containing timing shift information on waveforms of outgoing optical clock pulses. - 特許庁

クロックパルス生成回路１５０は、アナログクロック信号に応じて、アナログクロック信号の周期の１／Ｎの周期を有するクロックパルス信号を生成する。例文帳に追加

A clock pulse generating circuit 150 generates a clock pulse signal having a period of 1/N of a period of the analog clock signal, corresponding to the analog clock signal. - 特許庁

高精度のクロックパルスに基づき発生されるシステムタイミング信号の間で発生される、低精度のクロックパルスの数を測定することにより、低精度のクロックの精度を定期的にチェックする。例文帳に追加

By measuring the number of clock pulses of low precision that are generated between the system timing signals generated based on the clock pulse of high precision, the accuracy of low precision clock is periodically checked. - 特許庁

また、各信号保持ブロックＲＳＡ（ｋ）には、当該順列番号ｋに応じて、３相のクロックパルスＣＫ１、ＣＫ２、ＣＫ３から、異なる位相を有する２つのクロックパルスが選択的に設定される。例文帳に追加

In each signal holding block RSA (k), two clock pulses having different phases are selectively set from three-phase clock pulses CK1, CK2 and CK3 according to the sequence number k. - 特許庁

高精度のクロックパルスに基づき発生されるシステムタイミング信号の間で発生される、低精度のクロックパルスの数を測定することにより、低精度のクロックの精度を定期的にチェックできる。例文帳に追加

Periodically, the accuracy of the low accuracy clock can be checked by determining a number of low accuracy clock pulses which are generated between system timing signals created based upon the high accuracy clock pulses. - 特許庁

第１計数器のクロックパルス入力端は、ディスプレイの水平走査信号に連接され、第２計数器のクロックパルス入力端はディスプレイの垂直走査信号に連接される。例文帳に追加

The clock pulse input terminal of a first counter is connected to the horizontal scanning signal of the display and the clock pulse input terminal of a second counter is connected to the vertical scanning signal of the display. - 特許庁

出力回路７０を駆動するクロックパルスＣＫ２とは位相の異なるクロックパルスＣＫ１をトランスファーゲート回路５０の入力側に入力する。例文帳に追加

A clock pulse CK1 different in phase from a clock pulse CK2 for driving the output circuit 70 is input to the input side of the transfer gate circuit 50. - 特許庁

フレームの１周期に相当する伝送路１０３のクロックパルス数をフレームごとに算出された送信側クロックパルスの個数で割った相対比を算出する。例文帳に追加

The number of the clock pulses of the transmission line 103 corresponding to one period of the frame is divided by the number of the transmission side clock pulses calculated for each frame to calculate a relative ratio. - 特許庁

クロック信号発生器は、シフトレジスタ動作に対して第１の順番で順方向にクロックパルスを供給し、シフトレジスタ動作に対して逆の順番で逆方向にクロックパルスを供給する。例文帳に追加

The clock signal generator supplies a clock pulse in the first order to a shift register operation in a forward direction and supplies a clock pulse in a reverse order to the shift register operation in a backward direction. - 特許庁

パルス周期計測部７は送られたパルス信号のエッジ周期をクロックパルス発生部６から送られるクロックパルスで逐次計数し、計数したカウント値Ｃ（ｎ）を演算処理部９に送る。例文帳に追加

The pulse cycle measurement unit 7 sequentially counts an edge cycle of the transmitted pulse signal with a clock pulse transmitted from a clock pulse generating unit 6, and transmits a counted count value C(n) to a computation processing unit 9. - 特許庁

クロックパルスの供給ラインの占める回路面積を削減しつつ、クロックパルス生成のための処理負担を低減することができるシフトレジスタ回路及びその駆動制御方法を提供する。例文帳に追加

To provide a shift register circuit capable of reducing a processing load for generating a clock pulse while reducing a circuit area occupied by a supply line of clock pulse, and its driving control method. - 特許庁

分周回路２０は、カウンタリセット信号により立ち上げ監視用クロックパルス信号を通常監視用クロックパルス信号に切り替えて出力する。例文帳に追加

A frequency divider circuit 20 outputs a clock pulse signal for monitoring startup by switching it to a clock pulse signal for normal monitoring by a counter reset signal. - 特許庁

第１及び第２の波形生成器１ａ、１ｂの少なくとも一方は任意のクロックパルスがマスクされた後のクロックパルスを分周することでテストクロックを生成する分周回路１６１を有する。例文帳に追加

At least one of the first and second waveform generators 1a, 1b has a division circuit 161 for generating a test clock by dividing a clock pulse after the arbitrary clock pulse is masked. - 特許庁

光パルス信号11を分波器18で分波して得られる第2経路20を伝播する光パルス信号21から光クロックパルス13を再生して、この光クロックパルスに光遅延回路14によって時間遅延を付加する。例文帳に追加

Optical clock pulses 13 are reproduced from an optical pulse signal 21 which is obtained by demultiplexing an optical pulse signal 11 with a demultiplexer 18 and propagating in a 2nd path 20, and an optical delay circuit 14 adds time delay to the optical clock pulses 13. - 特許庁

これにより、アンド回路７３が閉状態となり、クロックパルスＤＳＰ＿ＣＫが停止され、クロックパルスＤＳＰ＿ＣＫによって動作するプロセッサがウエイト状態になる。例文帳に追加

This makes the AND circuit 73 be closed to stop a clock pulse DSP_CK, and makes a processor that is made to operate by the clock pulse DSP_CK be in a waiting state. - 特許庁

ＲＳフリップフロップ１３のセット端子には、第１ＣＰＵ１１から出力されたクロックパルスが与えられ、リセット端子には、第２ＣＰＵ１２から出力されたクロックパルスが与えられる。例文帳に追加

Clock pulses outputted from a 1st CPU 11 are supplied to the set terminal of an RS flip-flop 13 and clock pulses outputted from a 2nd CPU 12 are supplied to the reset terminal. - 特許庁

これにより、ＤＳＰ16及び分周器29においてディジタル−アナログ変換器11からの５１２ｆｓのクロックパルス信号より生成される分周クロックパルスの位相は一致される。例文帳に追加

By this procedure, the phases of the frequency dividing clock pulse produced by a clock pulse signal of 512 fs coming from the digital-analog converter 11 are made to coincide in the DSP 16 and the frequency divider 29. - 特許庁

センタ装置は端末装置へ理想的なタイミングに同期している光クロックパルスを送信し、端末装置は到来した光クロックパルスを遅延制御して返信する。例文帳に追加

The center device transmits optical clock pulses in synchronism with the ideal timing to the terminal device and the terminal device subjects the incoming optical clock pulses to delay control and transmits them in return. - 特許庁

そして、この電流制御用ＭＯＳトランジスタ７０のゲートに、垂直転送クロックパルスＶΦ２で代用した制御クロックパルスを印加することで、センサ部の信号蓄積期間中に出力部に流れる電流を抑制する。例文帳に追加

Then applying a control clock pulse substituted by a vertical transfer clock pulse Vϕ2 to the gate of the current control MOS TR 70 can suppress the current supplied to the output section for a signal storage period of the sensor section. - 特許庁

コントローラ２は、発振回路３から入力された基準クロックパルスに基づいて、ＣＰＵ５から入力されたプロセス速度データＳＥＬに応じた周波数の駆動クロックパルスを作成してＣＣＤ２６に供給する。例文帳に追加

Based on the clock pulse inputted from the oscillator circuit 3, the controller 2 generates a driving clock pulse of a frequency according to the process speed data SEL inputted from a CPU 5 and supplies it to the CCD 26. - 特許庁

シフトモードにおいて選択されたクロックの、隣接するクロックパルス間の時間間隔よりも、シフトモードからキャプチャモードへ切り換えられたときの、シフトモードにおいて選択されたクロックの最終クロックパルスから、キャプチャモードにおいて選択されたクロックの最初のクロックパルスまでの時間間隔を短縮した。例文帳に追加

A time interval from a final clock pulse of clocks selected in shift mode in switching to capture mode from shift mode to a first clock pulse of clocks selected in the capture mode is made shorter than a time interval between adjacent clock pulses of clock selected in the shift mode. - 特許庁

シフトクロックパルス入力端子１に入力されたシフトクロックパルスをシフトレジスタ３において、ドットクロック入力端子２に入力されたドットクロックごとに時間的にずれたシフトクロックを４個発生させ、インバータ４ａ〜４ｄによって極性が反対のシフトクロックパルス４個を発生させる。例文帳に追加

In a shift register 3, a shift clock pulse inputted to a shift clock pulse input terminal 1 is timely shifted to generate four shift clocks synchronizing with a dot clock pulse inputted to a dot clock pulse input terminal 2, and also generate four shift clock pulses of the inverse polarity by inverters 4a-4d. - 特許庁

クロック信号を受信して所定のパルス幅を持つクロックパルスを生成するデータ出力制御部と、前記クロックパルスに同期して第１データを出力する第１データ出力部と、前記クロックパルスに同期して第２データを出力する第２データ出力部と、を含むデータ出力回路を提供する。例文帳に追加

The data output circuit includes: the data output control section for receiving a clock signal and generating a clock pulse having a predetermined pulse width; a first data output section for outputting the first data in synchronization with the clock pulse; and a second data output section for outputting the second data in synchronization with the clock pulse. - 特許庁

所定条件となったとき、異常検出手段６００により低周波発振器４２の異常検出がなければ、切替手段１０ａが、中央演算処理装置１０を動作させるクロックパルスを、第１のクロックパルスＰ１から第２のクロックパルスＰ２に切り替えて、中央演算処理装置１０を低電力消費状態に移行させる。例文帳に追加

When the abnormality detecting means 600 detects no abnormality in the low frequency oscillator 42 on prescribed conditions, a switching means 10a switches a clock pulse for operating a central arithmetic processor 10 from a first clock pulse P1 to a second clock pulse P2 and transits the central arithmetic processor 10 into low power consumption state. - 特許庁

クロック同期式通信システムでは、マスタ装置からスレーブ装置へ同期用の通信クロックであるクロックパルスが出力されると共に、データを送信する側は、クロックパルスの一方のエッジタイミングで、データ信号線へデータ信号を送出する動作を行い、データを受信する側は、クロックパルスの他方のエッジタイミングで、データ信号線からデータ信号を受信する動作を行う。例文帳に追加

In a clock-synchronous communication system, a clock pulse being a communication clock is output from a master device to a slave device so as to synchronize the master device and slave device, the data transmitting side transmits a data signal to a data signal line with one edge timing of the clock pulse, and the data receiving side receives the data signal from the data line with the other edge timing of the clock pulse. - 特許庁

スタティッククロックパルス発振器は複数の段を含み、各段がリセット−セットフリップフロップおよびゲート回路を含む。例文帳に追加

This static clock pulse oscillator includes plural stages, each of which includes a reset-set flip flop 3 and a gate circuit 4. - 特許庁

シフタ９８は、各クロックパルスに対して１ビットのデータ又は１ワードのデータをクロック制御する。例文帳に追加

The shifter 98 clock-controls 1-bit data or 1-word data, with respect to each clock pulse. - 特許庁

少なくとも１つの加入者を有するバスシステム内におけるクロックパルス形成方法，その装置，バスシステム及び加入者例文帳に追加

CLOCK PULSE FORMING METHOD, DEVICE, BUS SYSTEM AND SUBSCRIBER IN BUS SYSTEM HAVING AT LEAST ONE SUBSCRIBER - 特許庁

また、モニタ電圧が所定の電圧に達した場合に、ＣＰ作成回路３０ｃからクロックパルス信号ＣＰ２を出力する。例文帳に追加

When the monitor voltages reaches the prescribed voltage, the circuit 30c outputs clock pulse signals CP2. - 特許庁

そして、モニタ電圧が所定の電圧に達するまでの間は、ＣＰ作成回路３０ｃからクロックパルス信号ＣＰ１を出力する。例文帳に追加

Until the monitor voltage reaches the prescribed voltage, a CP generating circuit 30c outputs clock pulse signals CP1. - 特許庁

従って、転送電極３に供給される駆動クロックパルスの波形が鈍らず、垂直転送レジスタ２の動作を安定化することが出来る。例文帳に追加

Accordingly, the waveform of a driving clock pulse supplied to the transfer electrode 3 does not become dull whereby the operation of a perpendicular transfer register 2 can be stabilized. - 特許庁

結果、クロックパルス信号に係る交流電流が、コンデンサ２２を経て、電極１２−１３間を流れる。例文帳に追加

As a result, an alternating current related to the clock pulse signal flows between the electrodes 12-13 via a capacitor 22. - 特許庁

電圧レギュレータ回路５２は、このクロックパルス信号ＣＰ２に応じて昇圧動作を行い、生成した電圧を保持して表示装置に供給する。例文帳に追加

The circuit 52 conducts voltage boosting operations in accordance with the signals CP2, holds the generated voltage and supplies the voltage to the display device. - 特許庁

クロックパルスに同期して各ユニット内のセンスアンプから情報をパラレル出力することにより情報を短い間隔で連続して再生する。例文帳に追加

Information is continuously reproduced at short interval by outputting information in parallel from the sense amplifiers in each unit synchronizing with a clock pulse. - 特許庁

それぞれの最終段の転送電極ＨＬａ、ＨＬｂには、クロックパルスφＨＬａ、φＨＬｂ が印加される。例文帳に追加

Clock pulses ψHLa and ψHLb are applied to the transfer electrodes HLa and HLb of each final stage. - 特許庁

周期が短くても、所望の外部クロックに対応するＤＬＬクロックパルスを正確に選択する半導体記憶装置を提供する。例文帳に追加

To provide a semiconductor storage device which selects a DLL clock pulse corresponding to a desired external clock exactly even if a period is short. - 特許庁

位相補正回路１７では、前記２つの信号の位相差に応じて、タイミングコントローラ１６から出力されるクロックパルスの位相を補正する。例文帳に追加

The circuit 17 corrects the phase of clock pulses to be outputted from a timing controller 16, according to the phase difference between the two signals. - 特許庁

その結果、３個のインバータＩＮＶ３〜ＩＮＢ５によって構成されるリングオシレータ５００は、発振してクロックパルスＣＫＰを出力する。例文帳に追加

As a result, a ring oscillator 500 constituted by three inverters INV3-INB5 oscillates and outputs a clock pulse CKP. - 特許庁

電子装置は、各々が互いに周波数の異なるクロックパルスを生成する複数のクロック生成回路を有する。例文帳に追加

An electronic device includes a plurality of clock generation circuits generating clock pulses having frequencies different from each other. - 特許庁

端末装置は到来したデジタルデータに応じて受信した光クロックパルスに対する遅延制御を行う。例文帳に追加

The terminal device performs delay control to the optical clock pulses received in response to the incoming digital data. - 特許庁

カウンタ回路６は、発振部４から受けたクロックパルスと同期して、カウント値を１ビットずつ加算する。例文帳に追加

A counter circuit 6 adds a count value by one bit by one in synchronizing with a clock pulse received from an oscillation part 4. - 特許庁

カウンタ回路３０は、システムリセット信号解除により動作を開始し、以後分周クロックパルス信号を設定値までカウントアップする。例文帳に追加

A counter circuit 30 starts an operation by release of a system reset signal and counts up frequency divided clock pulse signals to a set value afterwards. - 特許庁

データ処理装置は、複数のサブ回路３６、３８と、これに対してクロック信号を発生させるクロックパルス発生回路８４とを有する。例文帳に追加

This data processor has a plurality of sub-circuits 36 and 38, and a clock pulse generating circuit 84 for generating a clock signal therein. - 特許庁

測定装置に接続された制御装置は、ビットストリームパルスの各周期の間に連続した閾電圧レベル及び遅延クロックパルスを発生させる。例文帳に追加

A controller connected to the measurement device generates a threshold voltage level and delayed clock pulses among periods of the bit stream pulses. - 特許庁