「クロックパルス」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

平均的に目標周波数となるように基準クロック信号からの除去する特定の周期当たりクロックパルスの個数を決定するステップと、決定された特定の周期当たりクロックパルスの個数を除去するためのマスキングパターンを生成させるステップと、マスキングパターンを利用して、基準クロック信号の一部クロックパルスを除去して目標周波数のクロック信号を生成させるステップと、を含むことを特徴とするクロック信号発生方法である。例文帳に追加

This clock signal generation method includes steps for: determining the number of clock pulses per a specified period removed from a reference clock signal to bring a target frequency in average; generating a masking pattern for removing the determined number of clock pulses per specified period; and removing one part of the clock pulse of the reference clock signal to generate the target frequency of clock signal, using the masking pattern. - 特許庁

血糖計の動作モードに応じてサンプリングクロックを適切に設定し、特に測定開始を決定するモードでは高速のクロックパルスを連続して生成し、点着を検出した時点からタイマ等の計測動作を開始すると共に、クロックパルスの生成を間歇的なものに切り替えるように、クロック生成部を構成する。例文帳に追加

A clock generator is structured so that a sampling clock is appropriately set according to the operation mode of the blood sugar meter, that high-speed clock pulses are generated continuously, in a mode for determining measurement start-up in particular, and that measuring operations of a timer, etc. are started, when spotting is detected, while the generation of clock pulses is changed to intermittent operation. - 特許庁

本発明による方法は、光信号を第１及び第２の光信号に分岐するステップと、第１の光信号のパルス幅を拡大して波形整形光を得るステップと、第２の光信号に基いてクロックパルスを生成するステップと、波形整形光及びクロックパルスを光ＡＮＤ回路１０に入力して変換光信号を得るステップとを備えている。例文帳に追加

The method comprises a step of branching the optical signal into first and second optical signals, a step of widening the pulse width of the first optical signal and obtaining waveform shaped light, a step of generating a clock pulse on the basis of the second optical signal, and a step of inputting the waveform shaped light and the clock pulse to an optical AND circuit 10 and obtaining converted optical signals. - 特許庁

そして、前記受光出力を２値化したパルス信号と前記クロックパルスとを位相比較し、それらの位相差に応じて前記クロックパルスの発生タイミングを調整することにより実際に記録媒体にレーザー光が照射される期間を正確に磁気ヘッド２３から磁界が発生されるタイミングに合わせられるようにしている。例文帳に追加

Then, phases of a pulse signal binarizing the light receiving output and the clock pulse are compared, and by adjusting the generation timing of the clock pulse in accordance with the phase difference between them, the period when the recording medium is actually irradiated by the laser beam, is made accurately coincident with the timing of generate the magnetic field from a magnetic head 23. - 特許庁

クロックパルス（ＣＬＫ）信号を遅延させてなる遅延クロックパルス（ＤＣＬＫ）信号を生成するための可変遅延回路１０と、ＣＬＫ信号とＤＣＬＫ信号との位相差を計測し、該計測の結果に応じて可変遅延回路１０の遅延量を調整するための遅延調整回路２０とを備える。例文帳に追加

The phase adjustment circuit is provided with a variable delay circuit 10 that generates a delayed clock pulse (DCLK) by delaying a clock pulse (CLK) signal and with a delay adjustment circuit 20 that adjusts a delay of the variable delay circuit 10 depending on a result of measurement of a phase difference between the CLK signal and the DCLK signal. - 特許庁

このディレイテスト回路１０は、入力ＰＬＬクロック２０の３以上の連続するクロックパルスから中間のクロックパルスを間引くことによって出力クロックＣＬＫ_ＯＵＴを生成し、出力クロックＣＬＫ_ＯＵＴを入力側フリップフロップ４６と出力側フリップフロップ４８とに供給するように構成されている。例文帳に追加

The delay test circuit 10 generates an output clock CLK_OUT, by thinning out the middle clock pulse from consecutive clock pulses equal to or more than three of input PLL clocks 20 and supplies the output clock CLK_OUT to the input-side flip-flop 46 and output-side flip-flop 48. - 特許庁

乱数によって不規則な周期で制御された電流制御信号ＩＤＤＥＮをゲーテッドクロック回路２２に入力して、電流制御信号ＩＤＤＥＮが「１」のときはゲーテッドクロック回路２２からクロックパルスが出力するが、電流制御信号ＩＤＤＥＮが「０」のときはゲーテッドクロック回路２２からはクロックパルスは出力しない。例文帳に追加

In this signal processor, a current control signal IDDEN controlled by random numbers in an irregular period is inputted to a gated clock circuit 22, and although a clock pulse is outputted from the gated clock circuit 22 when the current control signal IDDEN is "one", the clock pulse is not outputted from the gated clock circuit 22 when the current control signal IDDEN is "zero". - 特許庁

そして、マスタ装置としてのマイコンは、出力するクロックパルスのハイ時間とロー時間とを、プログラムによって別々に設定可能になっており、そのクロックパルスのハイ時間とロー時間との各々を、通信相手との通信が成立するのに必要な条件を満たす最短の時間に設定する（Ｓ１４０，Ｓ１５０）。例文帳に追加

A microcomputer as the master device is configured to enable separate setting of high-level duration and low-level duration of a clock pulse to be output, using a program, High-level duration and low-level duration are each set to a minimum value that satisfies the requirements for constituting communication with a communication destination (S140, S150). - 特許庁

パルス発生器４は、超音波モータ６に印加される周波信号の発生周期よりずっと小さい周期で発生する基準クロックパルスを利用して、このクロックパルス列の中から、上記速度差に応じた数のパルスを所定時間内に取り出し、当該取得パルスの数を基に、超音波モータ６に印加される駆動信号の周波数を決定する。例文帳に追加

Using a reference clock pulse generated at a period significantly shorter than that of a frequency signal applied to the ultrasonic motor 6, a pulse generator 4 takes out pulses corresponding in number to the speed difference from the clock pulse train in a specified time and determines the frequency of a drive signal being applied to the ultrasonic motor 6 based on the number of the acquired pulses. - 特許庁

アナログ回路によって構成されて積分動作を行う積分回路１の出力電圧Ｖが、基準電圧発生回路５が発生する第１の基準電圧Ｖ１から第２の基準電圧Ｖ２に達するまでの間にクロックパルス信号発生回路３が発生するクロックパルスＣＰの数Ｆrefをコンパレータ７ａとカウンタ回路９ａとからなる第１のカウンタ１０ａでカウントする。例文帳に追加

The number Fref of clock pulses CP that a clock pulse signal generation circuit 3 generates while the output voltage V of an integration circuit 1, which is constituted of an analog circuit and performs an integration operation reaches a second reference voltage V2 from a first reference voltage V1 that a reference voltage generation circuit 5 generates is counted by a first counter 10a constituted of a comparator 7a and a counter circuit 9a. - 特許庁

ＥＸ−ＯＲ回路２１は教示ペンダント１０から出力される２つのイネーブル信号ｓ１，ｓ２が一致しない場合に検出信号を出力し、カウンタ回路２２ａは検出信号が入力されるとプリセット回路２２ｂに設定されているカウント値をクロックパルス発振回路２２ｃから入力されるクロックパルスのタイミングでデクリメントする。例文帳に追加

The EX-OR circuit 21 outputs a detection signal when two enable signals s1 and s2 output from the teaching pendant 10 do not coincide with each other, and a counter circuit 22a decrements the count value set in a preset circuit 22b with clock pulse timing input from a clock pulse oscillation circuit 22c when the detection signal is input. - 特許庁

撮像領域２２及び磁気記録領域２３を有するフィルム２１を用いて磁気記録領域２３に磁気情報を記録する使い切りカメラであって、フィルム２１の移動量に応じた所定のクロックパルスＣＰをフィルム２１の走行に応じて発生し、クロックパルスＣＰと同期するように磁気情報を記録する。例文帳に追加

In the disposable camera where the magnetic information is recorded on the magnetic recording area 23 by using the film 21 provided with an image pickup area 22 and the magnetic recording area 23; a predetermined clock pulse CP in accordance with the moving amount of the film 21 is generated according to the traveling of the film 21, and the magnetic information is recorded to synchronize with the clock pulse CP. - 特許庁

ディクソン型のチャージポンプ回路において、結合コンデンサＣ１〜Ｃ３にクロックパルスを供給するクロックドライバーＣＤ１，ＣＤ２に特徴を有するものである。例文帳に追加

A Dixon charge pump circuit features clock drivers CD1 and CD2 that supply coupling capacitors C1 to C3 with clock pulses. - 特許庁

この手段３２Ｃは、アナログ動作の処理期間それぞれに対応する時間的に最後尾のクロックパルスがその処理期間内に止まるように第２のクロック信号を生成する。例文帳に追加

The means 32C generates the second clock signal, so that a temporally final clock pulse corresponding to each processing period of analog operation can stop within a processing period. - 特許庁

これにより、当該昇圧回路のチャージポンプ回路１０に供給される正相クロックパルスφの立ち上がり波形および立ち下がり波形を鈍らせることが可能となる。例文帳に追加

Hereby, it becomes possible to dull the rise waveform and the fall waveform of positive phase clock pulses ϕ to be supplied to the charge pump circuit 10 of the step-up circuit. - 特許庁

クロック信号CLKにおける各クロックパルスの立ち上がりエッジに対応する駆動波形データ信号DATA1の各状態をラッチ回路３５Ａが順次ラッチして、第１の駆動波形信号FIRE01を生成する。例文帳に追加

The states of the driving waveform data signal DATA1 corresponding to rising edges of respective clock pulses in a clock signal CLK are successively latched by a latch circuit 35A, and a first driving waveform signal FIRE01 is generated. - 特許庁

一方、前記各クロックパルスの立ち下がりエッジに対応する前記駆動波形データ信号の各状態をラッチ回路３５Ｃが順次ラッチして、第２の駆動波形信号FIRE02を生成する。例文帳に追加

On the other hand, the states of the driving waveform data signals corresponding to falling edges of the respective clock pulses are successively latched by a latch circuit 35C, and a second driving waveform signal FIRE02 is generated. - 特許庁

比較器４１はクロックパルスＣＬＫが入力されると、そのとき最大受信電界強度を持つ受信系の復調出力を選択スイッチ４５に選択させ出力させる。例文帳に追加

When the pulse CLK is inputted, the comparator 41 selects and outputs the demodulation output of the receiving system having the largest receiving field intensity then via a selection switch 45. - 特許庁

レーザ測距装置１００は、前記クロックパルスに対するレーザ光の照射タイミングを所定間隔でシフトさせるシフト回路１４０を備える。例文帳に追加

The apparatus 100 is provided with a shift circuit 140 in which the irradiation timing of the laser beam with reference to the clock pulses is shifted at prescribed intervals. - 特許庁

減算器７では、主制御装置１から送られてくる信号から、定電圧電源装置６の出力電圧を減算することにより、パルス発生器３で形成されたクロックパルス信号を再現し、ＭＰＵ８に送る。例文帳に追加

In the subtracter 7, the output voltage of the device 6 is subtracted from a signal sent from the device 1, thereby reproducing the clock pulse signal formed in the generator 3 to sent it to the MPU 8. - 特許庁

クロックパルスは、サーボモータが最高速度で回転しているときの第１のパルス発生器からのパルス周波数よりも十分に大きい周波数を有する。例文帳に追加

The clock pulse has a frequency which is larger enough than the pulse frequency from the first pulse generator at the time when a servo motor rotates at the highest speed. - 特許庁

ライトスタンバイモードではクロックパルスジェネレータの逓倍及び分周動作が可能にされ且つＣＰＵ及びその他の回路モジュールへの同期クロック信号の供給が停止される。例文帳に追加

The multiplying and dividing operations in the clock pulse generator are allowed in the light stand-by mode, and the supply of the synchronization signal to the CPU and the other circuit modules is stopped. - 特許庁

スタンバイモードではクロックパルスジェネレータ（３）の逓倍及び分周動作が停止され且つＣＰＵ及びその他の回路モジュールへの同期クロック信号の供給が停止される。例文帳に追加

A multiplying and dividing operations in a clock pulse generator 3 are stopped in the stand-by mode, and supply of the synchronization signal to the CPU and other circuit modules is stopped. - 特許庁

ＥＡ変調器１２６は、偏光面が互いに直交する信号光および光クロックパルスを入力して相互吸収変調を行うことにより、３Ｒ再生光信号を生成する。例文帳に追加

The EA modulator 126 inputs the signal light and light clock pulse having mutually orthogonal planes of polarization and performs cross absorption modulation to generate a 3R regenerated optical signal. - 特許庁

ラッチストローブ信号ＬＳの論理レベルがハイレベルからローレベルに変化するタイミングでは、データの取り込みを行うためのソースクロック信号ＳＣＫのクロックパルスの出力を停止させる。例文帳に追加

At the timing that the logic level of the latch strobe signal LS changes from the high level to a low level, the output of the clock pulse of a source clock signal SCK for performing the capture of the data is stopped. - 特許庁

本発明の目的とするところはクロックパルスが低電圧，高周波数でもデューティを精度良く５０％にできる波形整形回路を提供することにある。例文帳に追加

To obtain a waveform shaping circuit that outputs a clock pulse whose duty factor is highly precisely 50% even when the circuit receives a clock pulse at a low voltage with a high frequency. - 特許庁

復調回路１６は、非接触ＩＣカードからアナログ処理部８を通じて送られてくる符号化信号をクロック供給部７からのクロックパルスに同期してサンプリングすることにより復調する。例文帳に追加

A decoding circuit 16 decodes the encoded signal transmitted from the noncontact IC card through the analog processing part 8 by sampling it synchronously with the clock pulse from a clock supply part 7. - 特許庁

選択器Ｌには、その信号及びその信号が１クロックパルス分遅延された信号が入力されて、比較器Ｈから入力される信号の有無によって、それらの信号を選択的に出力する。例文帳に追加

A selector L receives the signal and a delayed signal resulting from delaying the output signal of the comparator G by one clock pulse and selectively outputs either of the signals depending on the presence/absence of a signal received from a comparator H. - 特許庁

高速な光パルス列から、パケットのビット利用効率を低減させることなく、簡易な回路構成にて、正確なタイミングで、ジッタのない単一光クロックパルス信号を発生させる。例文帳に追加

To generate a jitter-free single optical clock pulse with accurate timing using a simple circuit configuration from a high rate optical pulse train, without lowering the bit utilization efficiency of a packet. - 特許庁

サンプリングされたパルス電圧レベルの多数のカウントは、各遅延クロックパルス間に記録され、二進化パルスビットストリームの連続パルスとして蓄積される。例文帳に追加

Many counts of sampled pulse voltage levels are recorded between the delayed clock pulses and stored as consecutive pulses of the binary pulse bit stream. - 特許庁

マイコン８は、マイクロスイッチ２６がオンされた時点からステッピングモータ２３を正転方向または反転方向に回転駆動する間に出力されたクロックパルスをカウントする。例文帳に追加

The microcomputer 8 counts clock pulses outputted while the stepping motor 23 is rotatively driven in the forward or reverse direction starting from the moment the microswitch 26 is turned on. - 特許庁

素子形成領域２の周囲に設けられた配線領域３には、垂直転送レジスタ１２及び水平転送レジスタ１３を駆動する転送クロックパルスを供給する複数のバス配線２８が形成されている。例文帳に追加

A plurality of bus wirings 28 supplying transfer clock pulses driving the vertical transfer register 12 and the horizontal transfer register 13 are formed in a wiring region 3 formed around the element forming region 2. - 特許庁

入力パルスがローレベルになったとき、キャパシタＣｂの充電電圧Ｖｍａｘ と抽出した直接の最大電圧とを加算した２Ｖｍａｘ のクロックパルスをパワースイッチに供給する。例文帳に追加

When the input pulse is at a low level, the clock pulse of 2Vmax in which a charge voltage Vmax of the capacitor Cb is added to an extracted direct maximum voltage, is supplied to the power switch. - 特許庁

電源電圧が変動した場合に、クロックパルス幅を保証しつつクロック信号の供給を停止でき、またクロック信号の供給再開ができるクロック供給制御回路を提供する。例文帳に追加

To provide a clock supply control circuit capable of stopping supplying a clock signal while securing a clock pulse width when a supply voltage varies, and also restarting supplying the clock signal. - 特許庁

前記駆動回路２１Ａの第１の手段２１ＡＡは、選別パルス信号とクロックパルス信号とにもとづいて、状態データを抽出して駆動波形信号を生成する。例文帳に追加

The first means 21AA of the driving circuit 21A extracts the state data and forms the driving waveform signal based on the selected pulse signal and the clock pulse signal. - 特許庁

このタイミング発生回路２１は、発振器３１と、この発振器３１の出力からＣＣＤおよび信号処理回路の動作のタイミングをとるクロックパルスを生成するタイミング生成回路３３とを備えている。例文帳に追加

The timing generating circuit 21 is provided with an oscillator 31 and a timing generating circuit 33 to generate clock pulses to take operation timing of a CCD and the signal processing circuits from the output of the oscillator 31. - 特許庁

カウンタＡに入力される入力クロックのクロックパルスがレジスタＢに格納されている値に等しい回数になると、比較器Ｇは信号を出力する。例文帳に追加

When the number of clock pulses of input clock received by a counter A reaches an equal value set to a register B, a comparator G outputs a signal. - 特許庁

クロック発生器１５は、マイクロプロセッサ１１から出力されるバススピード選択信号に応じた周波数のクロックパルスを、マイクロプロセッサ１１とメモリコントローラ１３とに共通に供給する。例文帳に追加

A clock generator 15 supplies in common a clock pulse of the frequency corresponding to a bus speed selection signal outputted from a microprocessor 11 to the microprocessor 11 and a memory controller 13. - 特許庁

タイミング制御装置２８は、出力光モニタ装置２７からの入力が最大となるように、レーザ駆動装置２３の出力パルスのタイミングを、クロックパルス発生器２１からのパルスに対して早めたり遅めたりする。例文帳に追加

A timing controller 28 quickens or delays the timing of an output pulse of the laser driving device 23 to the pulse from the clock pulse generator 21 so that the input from an output light monitor 27 is made maximum. - 特許庁

半導体光増幅器３０は、電気吸収型光変調器（１４）から出力されるＲＺ信号光に従い当該光クロックパルスをゲートすることにより、再生ＲＺ信号光を出力する。例文帳に追加

A semiconductor optical amplifier 30 gates the photonic clock pulses according to RZ signal light output from the electric absorption type optical modulator 14 and outputs reproduced RZ signal light. - 特許庁

この動作に対応して、ディスプレイコントローラは、ソース信号線駆動回路に入力する入力するスタートパルス及びクロックパルスの周波数を小さく、駆動電圧を低く変化させる。例文帳に追加

In response to the operations, a display controller decreases the frequencies of a start pulse and clock pulses input to the source signal driving circuit and lowers a driving voltage. - 特許庁

積層されたＣＯＭＬＳＩ及びＬＧＬＳＩ１は、水晶発振器クロック信号を逓倍するＰＬＬ、クロック信号を分配するクロックパルスジェネレータ、フリップフロップ回路を具備する。例文帳に追加

Each of a COMLSI and an LGLSI 1 which are stacked has a PLL which multiplies a crystal oscillator clock signal, a clock pulse generator which distributes the clock signal, and flip-flop circuits. - 特許庁

LCDは、クロックパルス（LCLK）に基づいて、LCDバスD0乃至D3を介して送られてくるデータを順次ラッチし、ダブルパルス（DBLLP）に基づいて、ラッチしている１ライン分のデータを縦方向に２回出力する。例文帳に追加

The LCD latches the data sent through the LCD bus D0 to D3 successively according to clock pulses (CLK) and outputs latched data of one line longitudinally twice according to double pulses (DBLLP). - 特許庁

このクロックパルスＣＫＰをノーマルモード時に電源電圧Ｖｃｃと接地電圧ＧＮＤとの中間レベルの電圧が印加されるトランジスタのゲート端子に印加することによってストレス印加テストを行う。例文帳に追加

The clock pulse CKP is applied to a gate terminal of a transistor to which the voltage of the intermediate level between power source voltage Vcc and ground voltage GND is applied in normal mode, thereby performing the stress-applied test. - 特許庁

表示をしない期間にドライバに供給するクロックパルスを停止することにより、消費電力を低減し表示装置全体として省消費電力化を図った表示装置を提供することを目的とする。例文帳に追加

To provide a display device in which the saving of power consumption as the whole display device is attached by reducing power consumption by stopping clock pulses to be supplied to drivers in a period when display is not performed. - 特許庁