「ゲート電極間」に関連した英語例文の一覧と使い方(6ページ目)

Weblio 辞書 > 英和辞典・和英辞典 > ゲート電極間に関連した英語例文

>"ゲート電極間"に完全一致する例文のみを検索する

セーフサーチ：オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

例文 (999件)

ゲート電極間の部分一致の例文一覧と使い方

該当件数 : 2192件

＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 43 44 次へ＞

例文

第１の絶縁膜はフローティングゲート電極と重なる部分が除去されており、島状半導体領域とフローティングゲート電極間の絶縁膜が、トランジスタのゲート絶縁膜よりも薄くされている。例文帳に追加

A part in the first insulating film overlapping with the floating gate electrode is removed, and the insulating film between the island-shaped semiconductor region and the floating gate electrode is formed thinner than the gate insulating film of the transistor. - 特許庁

本発明によるトランジスタは、絶縁体（２）と、絶縁体（２）の上に形成された半導体層（３）と、ゲート電極（８）と、ゲート電極（８）と半導体層（３）との間に介設されたゲート絶縁膜（７）とを備えている。例文帳に追加

The transistor includes an insulator (2), a semiconductor layer (3) formed on the insulator (2), a gate electrode (8), and a gate insulating layer (7) interposed between the electrode (8) and the layer (3). - 特許庁

電荷蓄積部（３）は、電荷蓄積ゲート電極（３−１）と、電荷蓄積ゲート電極（３−１）と基板との間に設けられたゲート絶縁膜（９）とを備えることが好ましい。例文帳に追加

The charge accumulation unit (3) preferably includes a charge accumulation gate electrode (3-1), and a gate insulating film (9) provided between the charge accumulation gate electrode (3-1) and a substrate. - 特許庁

ゲート電極に電圧が印加されないときにも、ゲート電極とドレイン領域との間の電界を緩和し、ゲート絶縁膜に電界集中が発生するのを抑制することが可能な半導体装置を提供する。例文帳に追加

To provide a semiconductor device capable of relaxing the electric field between a gate electrode and a drain region, even if voltage is not applied to the gate electrode, and suppressing the occurrence of the concentration of the electric field in a gate insulating film. - 特許庁

例文

ゲート電極の上方に層間絶縁層を形成するときに、ゲート電極に対向する基体の部分が酸化されることが無い、絶縁ゲート電界効果トランジスタの製造方法を提供する。例文帳に追加

To provide a method for manufacturing an insulating gate field effect transistor where the portion of a substrate opposed to a gate electrode is not oxidized when an interlayer insulating layer is formed above the gate electrode. - 特許庁

例文

層間絶縁膜５上に、ソース／ドレイン領域を有する薄膜半導体層７と、ゲート誘電膜８と、ゲート配線Ｇからなるゲート電極とを設け、画素電極駆動用の薄膜トランジスタ（ＴＦＴ）を構成する。例文帳に追加

A thin film semiconductor layer 7 having source/drain areas, a gate dielectric film 8, and a gate electrode formed of gate wiring G are provided on the interlayer insulating film 5, to form a thin film transistor(TFT) for driving a pixel electrode. - 特許庁

これにより、ゲート電極１とゲート電極１の間の領域では第１の絶縁膜９及び第２の絶縁膜１０の上にゲート配線１４が配置されるため、この部分の容量が著しく低減できることである。例文帳に追加

Since the gate wiring 14 is arranged on the first insulating film 9 and the second insulating film 10 in a region between gate electrodes 1, the capacity of the region is reduced by a large amount. - 特許庁

複数のゲート電極部１０と該ゲート電極部１０間を接続する配線部との上に、耐エッチング膜１７を備えたゲートハードマスク２０を形成後、前記配線部上の前記耐エッチング膜１７を除去する。例文帳に追加

After forming a gate hard mask 20 including an etching resistance film 17 over a plurality of gate electrode portions 10 and a wiring portion which connects the gate electrode portions 10, the etching resistance film 17 on the wiring portion is removed. - 特許庁

本発明による電界効果トランジスタは、絶縁体層（２）と、絶縁体層（２）の上に形成された半導体層（３）と、ゲート電極（８）と、ゲート電極（８）と半導体層（３）との間に介設されたゲート絶縁膜（７）とを備えている。例文帳に追加

The field effect transistor is provided with an insulator layer (2), a semiconductor layer (3) formed on the insulator layer (2), a gate electrode (8), and a gate insulating film (7) disposed between the gate electrode (8) and the semiconductor layer (3). - 特許庁

例文

ゲート電極１３ｂの側壁をドライ酸化により酸化して、ゲート電極１３ｂと半導体基板１との間に第１ゲートバーズビーク１７を形成する。例文帳に追加

A sidewall of the gate electrode 13b is oxidized by dry oxidization to form a first gate bird's beak 17 between the gate electrode 13b and a semiconductor substrate 1. - 特許庁

例文

フローティングゲート電極７ａの側壁をＩＳＳＧ酸化により酸化して、フローティングゲート電極７ａと半導体基板１との間に第２ゲートバーズビークを形成する。例文帳に追加

A sidewall of the floating gate electrode 7a is oxidized by ISSG (In-Situ Steam Generation) oxidization to form a second gate bird's beak between the floating gate electrode 7a and the semiconductor substrate 1. - 特許庁

ゲート負荷抵抗用の電極が無くなるので、ゲート負荷抵抗の電極２３とｐ型ゲート層１３との間に存在した接触抵抗が無くなる。例文帳に追加

Since an electrode for the gate load resistance is not provided, contact resistance which was existed between the electrode 23 of the gate load resistance and a p-type gate layer 13 is not generated. - 特許庁

交差部分１６０を、例えばゲート電極と同層に形成し、主要部分１７０を、ゲート絶縁膜を間にしてソース／ドレイン電極，ゲート配線Ｘ１および電流供給線Ｙ２と同層に形成する。例文帳に追加

The crossing portion 160 is formed into a layer which is identical to a gate electrode, for example, and the main portion 170 is formed in a layer which is identical a source/drain electrode, a gate wiring X1 and the current supply line Y2 with a gate insulator interposed between them. - 特許庁

薄膜トランジスタ５のゲート電極21に接する第２ゲート絶縁膜17と、このゲート電極21に接する第１層間絶縁膜22とを窒化シリコン層とする。例文帳に追加

A second gate insulating film 17 in contact with a gate electrode 21 of the thin-film transistor 5 and a first interlayer insulating film 22 in contact with the gate electrode 21 are set to be silicon nitride layers. - 特許庁

基板とゲート電極３の間に位置するゲート酸化膜６は、ゲート電極３が埋め込まれた溝の底部のコーナー部分のみが部分的に薄く４ｎｍであり、それ以外の部分は厚さ７ｎｍである。例文帳に追加

A gate oxide film 6 located between the substrate and the gate electrode 3 is set partly as thin as 4 nm at the bottom corner of the groove where the gate electrode 3 is embedded and set as thick as 7 nm at the rest. - 特許庁

そして、ゲート絶縁膜２５Ａおよびゲート電極２６Ａが裏面側に突出するように形成されることで、半導体基板２２の裏面側の面から、ゲート電極２６Ａの裏面側の先端面までの間に段差が設けられる。例文帳に追加

The gate insulating film 25A and the gate electrode 26A are formed so as to protrude from the back surface, thereby providing an unevenness between a face of the back surface side of the semiconductor substrate 22 and an apical face of the back surface side of the gate electrode 26A. - 特許庁

有機ＴＦＴは、ゲート電極１と、ゲート絶縁層２を介してゲート電極１に対向配置された能動層３と、互いに離間されると共に能動層３に接続されたソース電極４およびドレイン電極５とを含んでいる。例文帳に追加

An organic TFT (Thin Film Transistor) includes a gate electrode 1, an active layer 3 disposed opposite the gate electrode 1 across the gate insulating layer 2, and a source electrode 4 and a drain electrode 5, spaced apart from each other and connected to the active layer 3. - 特許庁

基板上に、ゲート電極層と、半導体層と、ゲート電極層及び半導体層の間に設けられるゲート絶縁層と、半導体層に接するソース領域及びドレイン領域と、ソース領域に接するソース電極と、ドレイン領域に接するドレイン電極とを有する。例文帳に追加

This thin film transistor includes, on a substrate, a gate electrode layer, a semiconductor layer, a gate insulating layer formed between the gate electrode layer and the semiconductor layer, a source region and a drain region in contact with the semiconductor layer, a source electrode in contact with the source region, and a drain electrode in contact with the drain region. - 特許庁

ゲート電極線１２のゲート端子とリード線を被覆し、かつ不動態化層２２とゲート絶縁層１４との間に設けられるレジスト領域２０が、ゲート端子とリード線を保護するために使用される。例文帳に追加

A resist region 20 covering the gate terminal and the lead wiring of a gate electrode line 12 and provided between a passivation layer 22 and a gate insulating layer 14 is used so as to protect the gate terminal and the lead wiring. - 特許庁

２層ゲート構造と１層ゲート構造を有する半導体記憶装置において１層ゲート構造を有する回路素子のゲート電極と基板間の電気的短絡を防止する。例文帳に追加

To prevent electrical short circuit between the gate electrode of a circuit element having a one-layer gate structure and a substrate in a semiconductor memory having a two-layer gate structure and a one-layer gate structure. - 特許庁

ゲート絶縁膜の膜厚を埋込ゲートコンタクト領域近傍において厚くし、ＭＯＳゲート電極と埋込ゲートコンタクト領域の間を離す。例文帳に追加

The gate insulating film is made thicker in the vicinity of the buried gate contact region, and the MOS gate electrode and the buried contact region are separated from each other. - 特許庁

埋込ゲートコンタクト領域を有する電界効果トランジスタにおいて、埋込ゲートコンタクト領域とＭＯＳゲート電極との間のゲート絶縁膜に高電界が印加されるのを防止する。例文帳に追加

To prevent a high electric field from being applied to the gate insulating film between a buried gate contact region and a MOS gate electrode, in a field-effect transistor which has a buried contact region. - 特許庁

また、拡散層２，３とゲート電極９との間には層間絶縁膜１０が形成される。例文帳に追加

An interlayer insulating film 10 is formed between the diffused layers 2 and 3 and the gate electrode 9. - 特許庁

半導体装置は、ゲート長方向に所定の間隔で配置され、全体がシリサイド化されたゲート電極４１ａと、素子分離領域２上に設けられ、ゲート長方向に間隔Ｃを空けて配置され、間隔Ｂを空けてゲート電極４１ａに隣接する配線４ａとを備えている。例文帳に追加

The semiconductor device is provided with gate electrodes 41a which are arranged in a gate lengthwise direction at prescribed intervals, and are all silicided; and wirings 4a which are arranged on an element separating region 2, are arranged in the gate length direction by leaving an interval C, and are adjacent to the gate electrodes 41a by leaving an interval B. - 特許庁

ゲート電極は、ゲート絶縁膜１６に沿ってトレンチ１５内部に凹部を有するように形成される第１のゲート電極１７Ａと、この凹部側の表面に沿って形成される層間絶縁膜１８と、凹部を埋め込むように形成され第１のゲート電極１７と同一の材料からなる第２のゲート電極１９Ａとを有する。例文帳に追加

The gate electrode comprises a first gate electrode 17A, formed so as to have a recess inside the trench 15 along the gate insulating film 16, an interlayer insulating film 18 formed along the surface on this recess side, and a second gate electrode 19A formed to fill the recess and consisting of the same material as the first gate electrode 17A. - 特許庁