「ゲート電極間」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

そして、ゲートフィンガー４，５間にあるｎ型ＧａＡｓ層１は、ゲート電極の入力端から終端まで連続して設けられている。例文帳に追加

Then, the n-type GaAs layer 1 between the gate fingers 4 and 5 is provided continuously from the input end to the terminating end of a gate electrode. - 特許庁

中間絶縁層は、ゲート絶縁層上に形成されており、ゲート電極の少なくとも一部を覆わっている。例文帳に追加

The intermediate insulating layer is formed on the gate insulating layer, covering at least a part of the gate electrode. - 特許庁

ゲート絶縁膜14を薄くすることなくゲート電極19と活性層５のチャネル領域11との間の容量を増加できる。例文帳に追加

Capacity between a gate electrode 19 and a channel region 11 of an active layer 5 can be increased without thinning the gate insulating film 14. - 特許庁

選択期間中ゲートパルスＧＰを画素トランジスタのゲート電極に印加し画像信号Ｖｓｉｇを各液晶画素に書き込む。例文帳に追加

A gate pulse GP is applied to the gate electrode of a pixel transistor in a selection period to write an image signal Vsig to the liquid crystal pixel. - 特許庁

間隙２６の下方であって、かつ、ゲート線１６の上方において、上方から見たときに、ゲート線１６を覆う制御電極２０が設けられている。例文帳に追加

A control electrode 20 which covers the gate lines 16 when viewed from above is provided below the gap 26 and above the gate line 16. - 特許庁

選択ゲートトランジスタのゲート電極間のビット線コンタクトのコンタクトホール形成を確実にできるようにする。例文帳に追加

To provide a method of manufacturing a semiconductor device capable of surely forming contact holes for bit line contacts between gate electrodes of selection gate transistors. - 特許庁

ｐ−ＧａＮからなる電子走行層１３とゲート電極１８との間にゲート絶縁膜１５が形成されたＧａＮ系ＭＯＳＦＥＴ１０である。例文帳に追加

The GaN-based MOSFET 10 has a gate insulating film 15 formed between an electron traveling layer 13 made of p-GaN and a gate electrode 18. - 特許庁

第１保護膜２５が表面電極１７およびゲート金属配線１８の間に配置されると共に、ゲート金属配線１８を覆っている。例文帳に追加

In the semiconductor device, a first protective film 25 is disposed between a surface electrode 17 and a gate metal wiring 18, and covers the gate metal wiring 18. - 特許庁

浮遊ゲート電極２５は、ゲート間絶縁膜２７及び容量絶縁膜２９を形成するよりも前に形成する。例文帳に追加

The floating gate electrode 25 is formed before forming the inter-gate insulating film 27 and the capacitance insulating film 29. - 特許庁

該第１ゲートコンタクト４等と接続する第１ゲート配線電極Ｇ１等を一定間隔の元、複数本形成する。例文帳に追加

A plurality of first gate wiring electrodes G1, or the like, to be connected to a first gate contact 4, or the like, are formed at fixed intervals. - 特許庁

加えて、ゲート電極がエミッタ構造に面している領域が減る為、ゲート・エミッタ間容量が低減できる。例文帳に追加

In addition, since the region is reduced where the gate electrode is facing to the emitter structure, a gate-to-emitter capacitance can be reduced. - 特許庁

ダブルゲート構造の２種類のゲート電極部間のＰＮ接合によって電圧変化の遅延が生じ、高速動作を阻害する。例文帳に追加

To solve the problem that the delay of voltage change is generated due to the PN junction between the two kinds of gate electrodes of a double gate structure, and that a high speed operation is interrupted. - 特許庁

ゲート絶縁膜は、絶縁非単結晶半導体層と前記ゲート電極との間に形成されている。例文帳に追加

A gate electrode is formed in a matching region with the channel forming region, and a gate insulating film is formed in the region between the insulating non-monocrystal semiconductor layer and the gate electrode. - 特許庁

ダイヤモンド上に水素を含む第１の表面層があり、その上にソース電極、ゲート電極、ドレイン電極が順に並んでおり、ソース電極−ゲート電極間、およびゲート電極−ドレイン電極間の上記ダイヤモンド結晶の第１の表面層上に、フッ素を含む保護層があることを特徴とするダイヤモンド電界効果トランジスター。例文帳に追加

In the diamond field effect transistor, a first surface layer containing hydrogen is formed on diamond; on the first surface layer, a source electrode, a gate electrode and a drain electrode are arranged, in this order; and a protective layer containing fluorine is formed on the first surface layer of the diamond crystal between the source electrode and the gate electrode and between the gate electrode and the drain electrode. - 特許庁

第１の層間絶縁膜２０の上に、強誘電体ＦＥＴのゲート電極１４に接続される中間電極２２と強誘電体膜２３と制御ゲート電極２４とを形成する。例文帳に追加

On a first interlayer insulating film 20, an intermediate electrode 22 to be connected to the gate electrode 14 of the ferroelectrics FET, a ferroelectrics film 23 and a control gate electrode 24 are formed. - 特許庁

ゲート電極とソース電極との間の実質的な寄生容量のばらつきを小さくし、またゲート線と画素電極との間の実質的な寄生容量にばらつきが生じないようにする。例文帳に追加

To make substantial variations small for parasitic capacitance between a gate electrode and a source electrode and not to generate substantial variations in the parasitic capacitance between a gate wire and a pixel electrode. - 特許庁

浮遊ゲート電極膜と制御ゲート電極膜との間に設ける電極間絶縁膜の絶縁特性をより一層改善することができる半導体装置およびその製造方法を提供する。例文帳に追加

To provide a semiconductor device that can more improve insulation characteristics of an inter-electrode dielectric provided between a floating gate electrode film and a control gate electrode film, and to provide a method of manufacturing the semiconductor device. - 特許庁

このため、主電極１３とゲート電極７との間の短絡を防止しつつ、コンタクトホール１２の間隔を、ゲート電極７の幅よりも、狭く設定することも可能である。例文帳に追加

Thus, a short circuit between a main electrode 13 and a gate electrode 7 can be prevented, and a distance between contact holes 12 can be set to be smaller than a width of the gate electrode 7. - 特許庁

ゲート電極５の直下に位置するＡｌＧａＮ層２２と、このＡｌＧａＮ層２２の直上に位置する絶縁膜３０との間の界面Ｓに、ゲート電極５とドレイン電極１との間に位置するように、溝５０を設けている。例文帳に追加

A groove 50 is provided at an interface S between an AlGaN layer 22 located directly beneath a gate electrode 5 and an insulating film 30 located directly on the AlGaN layer 22 so as to be located between the gate electrode 5 and a drain electrode 1. - 特許庁

電界効果トランジスタのゲート電極とソース／ドレイン電極との間あるいはバックゲートとソース／ドレイン電極との間に過度な電圧が印加されることを防止できるブートストラップ回路を提供する。例文帳に追加

To provide a bootstrap circuit capable of preventing an excessive voltage from being applied between a gate electrode and a source/drain electrode of a field-effect transistor or between a back gate and a source/drain electrode. - 特許庁

Ｎ^＋層２の間の半導体基板１上には、Ｎ^＋層２とオーバーラップするようにゲート絶縁膜３、フローティングゲート電極膜４、層間ゲート絶縁膜５、コントロールゲート電極膜６、及び金属シリサイド膜７が積層形成される。例文帳に追加

On the semiconductor substrate 1 between N^+ layers 2, a gate insulating film 3, a floating gate electrode film 4, an interlayer gate insulating film 5, a control gate electrode film 6, and a metal silicide film 7 are laminated so as to overlap the N^+ layers 2. - 特許庁

環状型ゲート電極を備えたトランジスタであって、環状型ゲート電極の一部を、ソース電極及びドレイン電極の少なくとも一方の上に、ソース電極及びドレイン電極との間に絶縁層を介在させながら延在させて成る２次ゲート電極の接続パッドを備えることを特徴とする。例文帳に追加

The transistor having an annular gate electrode includes the connection pad for the secondary gate electrode where a part of the annular gate electrode extends onto at least one of a source electrode and a drain electrode while interposing an insulating layer between the source electrode and the drain electrode. - 特許庁

基板と、基板の上部に配置されたゲート電極と、ゲート電極と絶縁されたｐ型有機半導体層と、ゲート電極と絶縁されて相互離隔されて配置されたソース電極及びドレイン電極と、ソース電極及びドレイン電極とｐ型有機半導体層との間に介在された正孔注入層と、を備えることを特徴とする有機薄膜トランジスタである。例文帳に追加

An organic thin film transistor comprises a substrate, a gate electrode that is positioned above the substrate, a p-type organic semiconductor layer that is insulated from the gate electrode, a source electrode and a drain electrode that are separated from each other and are insulated from the gate electrode, and a hole injection layer that is interposed between the source and drain electrodes and the p-type organic semiconductor layer. - 特許庁

ＯＮＯ膜を挟んで２つのポリシリコン膜を堆積した後、パターニングして、トンネル絶縁膜４の上に、フローティングゲート電極５，電極間絶縁膜６及びコントロールゲート電極７からなるメモリゲート電極８を形成するとともに、その側方にセレクトゲート電極部１８を形成する。例文帳に追加

After an ONO film is sandwiched to deposit two polysilicon films, patterning is performed, a memory gate electrode 8 comprising a floating gate electrode 5, an inter-electrode insulation film 6 and a control gate electrode 7 is formed on a tunnel insulation film 4, and a selection gate electrode part 18 is formed sideward thereof. - 特許庁

基板上に形成されたゲート酸化物と、ゲート酸化物に埋め込まれ、その両端が露出された少なくとも１つのゲルマニウム・ナノロッドと、ゲルマニウム・ナノロッドの両端とそれぞれ連結されたソース電極及びドレイン電極と、ゲート酸化物上でソース電極及びドレイン電極間に形成されたゲート電極とを具備することを特徴とする電界効果トランジスタである。例文帳に追加

The field effect transistor is characterized by a gate oxide formed on a substrate, at least one germanium nano-rod embedded in the gate oxide with its both ends exposed, a source electrode and a drain electrode connected to both ends of the germanium nano-rod, respectively, and a gate electrode formed on the gate oxide between the source electrode and the drain electrode. - 特許庁

又、ゲートパターンは周辺回路領域を覆うゲート電極パターン５７ｂ、ゲート電極パターンの上に形成され、第１ゲート層間絶縁膜６４ａより厚い第２ゲート層間絶縁膜６４ｂ、及び第２ゲート層間絶縁膜の上に形成された第２導電膜６９をパターニングして形成する。例文帳に追加

The gate pattern is formed by patterning a gate electrode pattern 57b covering the peripheral circuit region, a second gate interlayer insulating film 64b which is formed on the gate electrode pattern and thicker than the first gate interlayer insulating film 64a and a second conducting film 69 formed on the second gate interlayer insulating film. - 特許庁

ゲート電極に電圧を印加することにより、ゲート電極から出た金属イオンがソース、ドレイン両電極及びその間の絶縁体上に可逆的に金属として析出することにより、ソース電極とドレイン電極間の導通・非導通を制御する。例文帳に追加

When voltage is applied to the gate electrode, metal ions emitted from the gate electrode reversibly deposit as metal on the source and drain electrodes and on the insulator between the two electrodes, thereby controlling conduction and non-conduction between the source and the drain electrodes. - 特許庁

絶縁基板に対して垂直方向から見て、ソース電極をほぼ孤立島パターンにし、ドレイン電極がそれを囲み、ゲート電極がそれらの間隙を包含する構造とすることにより、ゲート電位によりソース電極およびドレイン電極間のオフ電流を小さくすることができる。例文帳に追加

Thus, the off-current is reduced between the source electrode and the drain electrode by a gate potential. - 特許庁

ＩＧＢＴ１１のコレクタ電極とエミッタ電極の相互間にスナバキャパシタ１５が接続され、ゲート電極にゲート抵抗１２が接続されている。例文帳に追加

A snubber capacitor 15 is connected between a collector electrode and an emitter electrode of an IGBT 11 and a gate resistor 12 is connected to its gate electrode. - 特許庁

ゲート電極用パッド３の間隔は、ゲート電極用パッド３の電極列３ａの両端部から中央部に向かうにつれて徐々に狭くなっている。例文帳に追加

An interval of the pads 3 for the gate electrodes is gradually narrowed from both ends of an electrode row 3a of the pads 3 for the gate electrodes toward a central part. - 特許庁

側壁絶縁膜を有するゲート電極と、ゲート電極に対向するオーミック電極との間のリーク電流を抑圧することのできる半導体装置の提供。例文帳に追加

To provide a semiconductor device capable of suppressing a leakage current between a gate electrode having a side-wall insulating film and an ohmic electrode opposite the gate electrode. - 特許庁

ドレイン電極配線２３０は、ゲート電極配線と絶縁されていて、２つのハンド部２３４、２３６との間でゲート電極配線の一部と重なって延びている。例文帳に追加

A drain electrode wiring 230 is insulated from the gate electrode wiring and extends while overlapping part of the gate electrode wiring between two hand parts 234, 236. - 特許庁

ゲート電極３４と、ソース電極４２及びドレイン電極４４間に、透光性のゲート絶縁膜３６及び透明半導体層４０を備える。例文帳に追加

A light-transmissive gate insulating film 36 and a transparent semiconductor layer 40 are provided among the gate electrode 34, source electrode 42, and drain electrode 44. - 特許庁

ソース電極４０と第１ゲート電極１０との間の電位差が０ボルトのときに、半導体層３０のうちの第１ゲート電極に対向する部分は導通する。例文帳に追加

When the potential difference between the source electrode 40 and the first gate electrode 10 is 0 V, the portion of the semiconductor layer 30 opposite to the first gate electrode is conducted. - 特許庁

このゲート電極１８と前記電子エミッタ１６が形成された半導体基材１１の表面との間に、前記ゲート電極１８に対して負の電位に維持される下部電極１５を挿入する。例文帳に追加

A lower part electrode 15 to be maintained at a negative electric potential relative to the gate electrode 18 is inserted between this gate electrode 18 and a surface of the semiconductor substrate 11 on which the electron emitter 16 is formed. - 特許庁

この電圧制御回路により、第１ＭＯＳＦＥＴのゲート電極の電位を、ドレイン電極の電位と、ソース電極の電位との間の電位とすることで、静電気サージによるゲート酸化膜の破壊を防ぐ。例文帳に追加

The voltage control circuit sets a potential of the gate electrode of the first MOSFET to be a potential between a potential of the drain electrode and a potential of the source electrode to prevent destruction of the gate oxide film due to an electrostatic surge. - 特許庁

半導体装置は、セルトランジスタ領域において半導体基板１上に積層された、第１絶縁膜１４Ａ、第１ゲート電極１５、電極間絶縁膜１６、第２ゲート電極３を有する。例文帳に追加

The semiconductor device comprises a first insulating film 14A, first gate electrode 15, inter-electrode insulating film 16, and second gate electrode 3, that are stacked on a semiconductor substrate 1 in a cell transistor region. - 特許庁

そして特に、下部電極２１ｃは、ゲート電極１４ｂの線幅方向に隣接させた状態でゲート電極１４ｂに対して離間して配置されている。例文帳に追加

The lower electrodes 21c, in particular, are disposed spaced from the gate electrode 14b when they are adjacent to each other in the linewidth direction of the gate electrode 14b. - 特許庁

ダミーゲート電極（電極層）３およびキャップ層４を被覆するように半導体基板１上に、キャップ層４とダミーゲート電極３の境界位置に表面位置を合わせた層間絶縁膜９を形成する。例文帳に追加

An interlayer dielectric 9 is formed on a semiconductor substrate 1 to cover a dummy gate electrode (electrode layer) 3 and a cap layer 4 while aligning the surface with the boundary of the cap layer 4 and the dummy gate electrode 3. - 特許庁

さらにＴＦＴ１５３のゲート電極と出力電極との間に設けられた容量１５５が、ＴＦＴ１５２のゲート電極の電位上昇を補助し、より大きな負荷駆動能力を得る。例文帳に追加

Further, a capacity 155 provided between the gate electrode of the TFT 153 and the output electrode supplements rise in the potential of the gate electrode of the TFT 152 and obtains the larger load drive capability. - 特許庁

活性領域３の上部にトンネル絶縁膜５、浮遊ゲート電極６、電極間絶縁膜７、制御ゲート電極８が積層形成されている。例文帳に追加

At the upper part of the active region 3, a tunnel insulating film 5, a floating gate electrode 6, an electrode insulating film 7, and a control gate electrode 8 are laminated. - 特許庁

半導体基板１上に下層より順にトンネル酸化膜２、浮遊ゲート電極３、層間絶縁膜４および制御ゲート電極５からなる積層電極を形成する。例文帳に追加

On a semiconductor substrate 1, a laminated electrode consisting of a tunnel oxide film 2, a floating gate electrode 3, an interlayer insulation film 4 and a control gate electrode 5 in order from a lower layer is formed. - 特許庁

低抵抗のゲート電極を備え、かつ拡散層取り出し電極とゲート電極間に十分な絶縁耐圧を確保したＴＡＴ・ＤＲＡＭセルを有する半導体装置を提供する。例文帳に追加

To provide a semiconductor device which is provided with the gate electrode of low resistance and which has a TAT.DRAM cell where sufficient insulation breakdown voltage is secured between the diffusion layer take-out electrode and the gate electrode. - 特許庁

側壁絶縁膜を有するゲート電極とゲート電極に対向するオーミック電極との間のリーク電流を抑圧するフラッシュメモリ及びその製造方法を提供する。例文帳に追加

To provide a flash memory adapted to inhibit a leakage current betwwen a gate electrode with sidewall insulating films and an ohmic electrode opposite to the gate electrode, and to provide a method of manufacturing the flash memory. - 特許庁

下部電極２０上には、メモリセル部でのゲート間絶縁膜７０と同一工程で形成された絶縁膜７０を介して、制御ゲート電極７５と同一工程で形成される上部電極３５が設けられている。例文帳に追加

Above the lower electrode 20, an upper electrode 35 formed in the same process as that of a control gate electrode 75 is disposed via an insulation film 80 formed in the same process as that of an intergate insulation film 55 in the memory cell section. - 特許庁