「ゲート電極間」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

第２ゲート電極と基板との間にゲート絶縁膜が介在される。例文帳に追加

A gate insulating film is provided between the second gate electrode and the substrate. - 特許庁

第２ゲート電極１３に印加されるゲート電圧はゲート絶縁膜７とゲート電極間絶縁膜１１で分割される。例文帳に追加

A gate voltage which is to be applied to the second gate electrode 13 is divided by the gate insulating film 7 and the inter-gate electrode insulating film 11. - 特許庁

メモリセルのゲート電極ＭＧと選択ゲートトランジスタの選択ゲート電極ＳＧ１との間隔はゲート電極ＭＧ間の間隔より広く、選択ゲート電極ＳＧ１と選択ゲートトランジスタの選択ゲート電極ＳＧ２との間隔はゲート電極ＭＧと選択ゲート電極ＳＧ１との間隔より広い。例文帳に追加

An interval between a gate electrode MG of a memory cell and a selection gate electrode SG1 of the selection gate transistor is larger than an interval between the gate electrodes MG, and an interval between the selection gate electrode SG1 and a selection gate electrode SG2 of the selection gate transistor is larger than the interval between the gate electrode MG and the selection gate electrode SG1. - 特許庁

ゲート電極５ｇのゲート幅がゲートパッド８ｇから離間するほど小さくなっている。例文帳に追加

A gate width of the gate electrode 5g becomes narrower with distance from the gate pad 8g. - 特許庁

単層のゲート電極構造におけるゲート電極間の隔壁の製造精度を高める。例文帳に追加

To enhance a manufacturing accuracy of a barrier wall between gate electrodes of a monolayer gate electrode structure. - 特許庁

ゲート抵抗を低減する断面Ｔ字型ゲート電極において、ゲート電極と半導体基板の間にゲート電極を保持するため形成する絶縁膜をゲート電極の幅（長手方向）において部分的に除去する。例文帳に追加

In a T-shaped cross-sectional gate electrode on which gate resistance is reduced, an insulating film 13, which is formed between a gate electrode 11 and a semiconductor substrate 10 for the purpose of retaining the gate electrode 11, is partially removed in the width direction (longitudinal direction). - 特許庁

ゲート電極は、少なくとも、Ｎ型の導電性を示す第１のゲート電極１４と、Ｐ型の導電性を示す第２のゲート電極１５と、第１のゲート電極１４及び第２のゲート電極１５の間に形成された第３のゲート電極１４ａとを有している。例文帳に追加

The gate electrode includes at least a first gate electrode 14 exhibiting N-type conductivity, a second gate electrode 15 exhibiting P-type conductivity, and a third gate electrode 14a formed between the first gate electrode 14 and the second gate electrode 15. - 特許庁

ゲート電極とドレイン電極の間の寄生容量を均一にする。例文帳に追加

To homogenize the parasitic capacitance between a gate electrode and a drain electrode. - 特許庁

ゲート電極３１と電極３５との間、即ちゲート電極３１よりもイオン化室１側には、アパーチャ電極４１が配置されている。例文帳に追加

An aperture electrode 41 is disposed between a gate electrode 31 and an electrode 35, that is, further toward the side of an ionizing chamber 1 from the gate electrode 31. - 特許庁

ゲート電極間にエアギャップを制御良く形成する。例文帳に追加

To controllably form an air gap between gate electrodes. - 特許庁

ゲート電極33を層間膜で覆う。例文帳に追加

The gate electrode 33 is covered with an interlayer film. - 特許庁

半導体装置を、ゲート電極１がメタルゲート電極であるか、又は、ゲート絶縁膜４が高誘電率ゲート絶縁膜である場合に、ゲート電極１とゲート絶縁膜４との間に、ゲート電極１側から順に、シリコン酸化膜２、シリコン窒化膜３を備えるものとする。例文帳に追加

A semiconductor device, when a gate electrode 1 is a metal gate electrode or a gate insulating film 4 is the high dielectric gate insulating film, includes a silicon oxide film 2 and a silicon nitride film 3 in order from the side of the gate electrode 1 between the gate electrode 1 and the gate insulating film 4. - 特許庁

シリコン基板上に、ゲート絶縁膜用膜と浮遊ゲート電極膜用膜とゲート電極間絶縁膜用膜と制御ゲート電極膜用膜と、を積層し、制御ゲート電極膜用膜をエッチングして、同一の幅を有する複数の制御ゲート電極膜を形成する。例文帳に追加

Films for gate insulating films, films for floating gate electrode films, films for insulating films among gate electrodes, and films for control gate electrode films are laminated on a silicon substrate, films for the control gate electrode films are etched, and the plurality of control gate electrode films having the same width are formed. - 特許庁

ダミーのゲート絶縁膜及びゲート電極膜、拡散層、及び層間絶縁膜を形成後、前記ダミーゲート絶縁膜及びゲート電極膜を除去し、ゲート電極埋め込み用溝を形成する。例文帳に追加

After a dummy gate insulating film, a gate electrode film, a diffusion layer and an interlayer insulating film are formed, the dummy gate insulating film and the gate electrode film are removed, and a trench for burying a gate electrode is formed. - 特許庁

ゲート電極１０５のゲート長および各々のゲート電極１０５の間隔は、数ｎｍ〜数１００ｎｍ程度とする。例文帳に追加

The gate length of the gate electrode 105 and the interval of the respective gate electrodes 105 are about several nm to several hundreds nm. - 特許庁

シリコン基板２０上に複数のゲート絶縁膜３,ゲート電極４を形成し、ゲート電極４間に注入マスク材１を形成する。例文帳に追加

A plurality of gat insulation films 3 and a gate electrode 4 are formed on a silicon substrate 20 and an implantation mask material 1 is formed in the gate electrode 4. - 特許庁

ＲＴＯ膜１１が、制御ゲート電極ＣＧ、ゲート間絶縁膜７、浮遊ゲート電極ＦＧの側壁に沿って形成されている。例文帳に追加

An RTO (rapid thermal oxidation) film 11 is formed along a control gate electrode CG, insulating film 7 between gates and the sidewall of a floating gate electrode FG. - 特許庁

その後第２のゲート電極材料膜１６ｂを堆積し、層間ゲート絶縁膜１７を介して制御ゲート電極１８を形成する。例文帳に追加

Then, a second gate electrode material film 16b is deposited, and a control gate electrode 18 is formed through an inter-layer gate insulating film 17. - 特許庁

ピンパターンの上部を横切るゲート電極が配置され、ピンパターン及びゲート電極の間にゲート絶縁膜が介在される。例文帳に追加

A gate electrode that crosses the upper part of the pin pattern is arranged, and a gate insulating film is placed between the pin pattern and the gate electrode. - 特許庁

ゲート負荷抵抗用の電極が無くなるので、ゲート負荷抵抗の電極とｐ型ゲート層との間に存在した接触抵抗が無くなる。例文帳に追加

Since an electrode for the gate load resistance is not provided, a contact resistance between the electrode of the gate load resistance and a p-type gate layer is not generated. - 特許庁

ゲート横開口は、ソース電極とゲート電極との間の領域、及びドレイン電極とゲート電極との間の領域の少なくとも一方に、ゲート電極、ソース電極、及びドレイン電極のいずれからも間隔を隔てて配置されている。例文帳に追加

The gate sideway opening is arranged away from all of the gate electrode, source electrode, and drain electrode, in at least one of the region between the source electrode and the gate electrode and the region between the drain electrode and the gate electrode. - 特許庁

シリコン基板１の表面上にゲート絶縁膜を設け、ゲート絶縁膜上に第１のゲート電極５を設け、第１のゲート電極５上に層間絶縁膜を設け、層間絶縁膜上に第２のゲート電極６を設け、第１のゲート電極５を基準電位に固定する。例文帳に追加

A booster circuit comprises a gate insulating film provided on the surface of a silicon substrate 1, a first gate electrode 5 provided on the insulating film, an interlayer insulating film provided on the electrode 5, and a second gate electrode 6 provided on the insulating film in such a manner that the electrode 5 is fixed to a reference voltage. - 特許庁

選択ゲート電極の上部と制御ゲート電極の上部の距離を短くしつつ、選択ゲート電極と制御ゲート電極の間の短絡不良を抑制させること。例文帳に追加

To suppress a short-circuit defect between a selection gate electrode and a control gate electrode while shortening the distance between an upper portion of the selection gate electrode and an upper portion of the control gate electrode. - 特許庁

ゲート電極（５）はソース電極（３）とドレイン電極（４）との間に配置されている。例文帳に追加

The gate electrode (5) is arranged between the source electrode (3) and the drain electrode (4). - 特許庁

ソース電極とドレイン電極との間の電子供給層の上に、ゲート電極(40F)が配置されている。例文帳に追加

A gate electrode (40F) is arranged on the electron supply layer, between the source electrode and the drain electrode. - 特許庁

ゲート電極２およびドレイン電極３の間に、電界制御電極５を形成する。例文帳に追加

An electric field control electrode 5 is formed between a gate electrode 2 and a drain electrode 3. - 特許庁

次にソース電極１４とドレイン電極１５の間に、ゲート電極１６を形成した。例文帳に追加

Then, a gate electrode 16 is formed between a source electrode 14 and a drain electrode 15. - 特許庁

選択ゲート電極が浮遊ゲート電極の横に位置している不揮発型記憶素子において、浮遊ゲート電極と半導体基板の間の容量に対する、制御ゲート電極と浮遊ゲート電極の間の容量の比を大きくする。例文帳に追加

To provide a non-volatile storage device in which a selective gate electrode is positioned adjacent to a floating gate electrode and which increases a ratio of a capacity between a control gate electrode and the floating gate electrode to a capacity between the floating gate electrode and a semiconductor substrate. - 特許庁

また、記憶素子として用いるトランジスタは、第１のゲート電極と、第２のゲート電極と、第１のゲート電極と第２のゲート電極の間に位置する半導体膜と、第１のゲート電極と半導体膜の間に位置する第１の絶縁膜と、第２のゲート電極と半導体膜の間に位置する第２の絶縁膜と、半導体膜に接するソース電極及びドレイン電極と、を有する。例文帳に追加

The transistor as the memory element has a first gate electrode, a second gate electrode, a semiconductor film located between the first and second gate electrodes, a first insulating film located between the first gate electrode and the semiconductor film, a second insulating film located between the second gate electrode and the semiconductor film, and source and drain electrodes contacted with the semiconductor film. - 特許庁

フローティングゲート電極層およびコントロールゲート電極層間に形成されるゲート間絶縁膜としてＮＯＮＯＮ積層膜構造を採用したときに、隣接するフローティングゲート電極層間の電荷移動を防ぐ。例文帳に追加

To prevent the transfer of charges between adjoining floating gate electrode layers when an NONON multilayer film structure is employed as an intergate insulating film formed between the floating gate electrode layer and a control gate electrode layer. - 特許庁

制御ゲート電極１０５と浮遊ゲート電極１０４の間にインターポリ絶縁膜（ゲートポリシリコン間の絶縁膜）１０６が、基板１０１と浮遊ゲート電極１０４の間にトンネル酸化膜１０７が形成されている。例文帳に追加

An interpolysilicon insulating film (insulating film between gate polysilicons) 106 is formed between a control gate electrode 105 and a floating gate electrode 104, and a tunnel oxide film 107 is formed between a substrate 101 and the floating gate electrode 104. - 特許庁

ドレイン電極が、ゲート電極の一方の側に、該ゲート電極とある間隔を隔てて配置され、半導体基板にオーミック接触する。例文帳に追加

The drain electrode is provided on one side of the gate electrode at a certain interval from the gate electrode, and is ohmic-contacted to the semiconductor substrate. - 特許庁

ゲート電極２の上方に間隔をあけてゲート絶縁膜３上にソース電極４およびドレイン兼ホール注入電極５を形成する。例文帳に追加

A source electrode 4 and a drain/hole injection electrode 5 are formed on the gate insulator film 3 with a space above the gate electrode 2. - 特許庁

これにより、ゲート電極１とドレイン電極２との間の電界がゲート電極１の第１の角３に集中することを抑制できる。例文帳に追加

Thus, an electric field between the gate electrode 1 and the drain electrode 2 can be prevented from concentrating on the first vertex 3 of the gate electrode 1. - 特許庁

第２ゲート電極２０は、主面上においてソース電極４０と第１ゲート電極１０との間に設けられる。例文帳に追加

The second gate electrode 20 is provided between the source electrode 40 and the first gate electrode 10 on the main surface. - 特許庁

半導体装置において、側壁絶縁膜を有するゲート電極と、ゲート電極に対向するオーミック電極との間のリーク電流を抑圧する。例文帳に追加

To suppress leakage current between a gate electrode with a sidewall insulating layer, and an ohmic electrode facing the gate electrode, in a semiconductor device. - 特許庁

ゲート電極１８４の各辺の中央部分からソース電極１８２に重畳するようにゲート引出電極１８６を形成し、ゲート引出電極１８６とソース電極１８２との間には絶縁膜を形成する。例文帳に追加

A gate leading electrode 186 is formed so as to be superimposed on the source electrode 182 form the center portion of each of sides of the gate electrode 184, and an insulation film is formed between the gate leading electrode 186 and the source electrode 182. - 特許庁

メモリセルゲート電極ＧＥは、浮遊ゲート電極３２と、その上面および相互間にゲート間絶縁膜３３を介して積層された、制御ゲート電極２１とから形成されている。例文帳に追加

The memory cell gate electrode GE is formed of a floating gate electrode 32 and control gate electrodes 21 laminated on the upper surface of the electrode 32, and between them via an inter-gate insulation film 33. - 特許庁

メモリセルトランジスタのゲート電極ＭＧと選択ゲートトランジスタのゲート電極ＳＧとの微細パターン形成で、ゲート電極ＭＧ−ＳＧ間の配置間隔を狭くできるようにする。例文帳に追加

To make an arrangement interval between a gate electrode MG of a memory cell transistor and a gate electrode SG of a selection gate transistor narrow through fine pattern formation of the gate electrodes MG and SG. - 特許庁

スプリットゲート型の不揮発性メモリのメモリゲート電極ＭＧとｐ型ウエルＰＷ１との間および制御ゲート電極ＣＧとメモリゲート電極ＭＧとの間には、絶縁膜５が形成されている。例文帳に追加

Insulator films 5 are formed between a memory gate electrode MG of a split gate type nonvolatile memory and a p-type well PW1, and between a control gate electrode CG and the memory gate electrode MG. - 特許庁

ゲート絶縁膜３Ａとゲート電極６の間に酸素濃度調整薄膜４を形成する。例文帳に追加

An oxygen concentration adjusting thin film 4 is formed between a gate insulating film 3A and a gate electrode 6. - 特許庁

ゲート間絶縁膜８上にコントロールゲート電極９が形成されている。例文帳に追加

Control gate electrodes 9 are formed on the inter-gate insulating films 8. - 特許庁

ゲート電極間の埋め込みを可能としつつ、チャージダメージからゲート絶縁膜を保護する。例文帳に追加

To protect a gate insulating film from a charge damage while an area between the gate electrodes can be embedded. - 特許庁

制御ゲート電極とフィンとの間にフローティングゲートが介装される。例文帳に追加

A floating gate is interposed between the control gate electrode and the fin. - 特許庁

ゲート絶縁膜１２０は、半導体基板１０５と制御ゲート電極１４０との間に介在される。例文帳に追加

A gate insulating film 120 is interposed in between the semiconductor substrate 105 and the control gate electrode 140. - 特許庁