「ゲート電極間」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

ｐゲート領域とゲート電極との間のコンタクト領域にｎ^＋領域を用いる。例文帳に追加

An n^+ region is used for a contact region between a p gate region and a gate electrode. - 特許庁

上記ゲート絶縁層は、ゲート電極構造４０とボディ領域２３との間に配置されている。例文帳に追加

The gate insulating layer is arranged between the gate electrode structure 40 and the body region 23. - 特許庁

ゲート絶縁層２２とゲート電極２４とを被覆する層間絶縁層２６を形成する。例文帳に追加

An interlayer insulating layer 26 is formed for covering the gate insulating layer 22 and the gate electrode 24. - 特許庁

ゲート絶縁層２０とゲート電極２２とを被覆する層間絶縁層２４を形成する。例文帳に追加

An interlayer insulating layer 24 for covering the gate insulating layer 20 and the gate electrode 22 is formed. - 特許庁

ゲート耐圧を維持しつつゲート電極−チャネル層間距離を短縮する。例文帳に追加

To maintain a gate breakdown voltage and at the same time to reduce the distance between a gate electrode and a channel layer. - 特許庁

コントロールゲート電極１８は、ゲート間絶縁層１７上に配置される。例文帳に追加

A control gate electrode 18 is disposed on the inter-gate insulating layer 17. - 特許庁

このため、負荷トランジスタＱ_5、Ｑ_6のゲート長を大きくすることができ、また、ソースコンタクト導電部７３ａをゲート-ゲート電極層２１ａとゲート-ゲート電極層２１ｂとの間の領域に配置することができる。例文帳に追加

As a result, the gate length of the load transistors Q5, Q6 can be increased, and a source-contact conductive part 73a can be arranged, in a region between a gate-to-gate electrode layer 21a and a gate-to-gate electrode layer 21b. - 特許庁

このようなゲート電極構造により、ゲート電極−ドレイン電極間距離（ｄ１）、ゲート電極−ドレイン配線間距離（ｄ２）、ゲート電極−ドレイン拡散領域間距離を同じサイズの従来のものより大きくすることができるのでそれらの間の容量が低減される。例文帳に追加

Since the distance (d1) between the gate electrode 5 and the drain electrode, the distance (d2) between the gate electrode 5 and the drain wiring, and the distance between the gate electrode 5 and the drain diffusion region can be made larger than those in the conventional semiconductor device having the same size, the capacitance between them can be reduced. - 特許庁

セルトランジスタＣＴは、素子領域１０上に設けられたトンネル絶縁膜１１と、浮遊ゲート電極１２と、制御ゲート電極１４と、浮遊ゲート電極１２と制御ゲート電極１４との間に設けられたゲート間絶縁膜１３とを備える。例文帳に追加

The cell transistor CT includes a tunnel insulating film 11 formed on an element region 10, a floating gate electrode 12, a control gate electrode 14, and an inter-gate insulating film 13 formed between the floating gate electrode 12 and the control gate electrode 14. - 特許庁

第１及び第２のゲート絶縁膜と第１及び第２のゲート電極とを具備する半導体装置に関し、第１のゲート電極と第２のゲート電極との間のリーク電流を抑制する。例文帳に追加

To suppress a leakage current between a first gate electrode and a second gate electrode of a semiconductor device having first and second gate insulating films and the first and second gate electrodes. - 特許庁

転送ゲート電極１２、増倍ゲート電極１３および読出ゲート電極１４は、ゲート絶縁膜１１の上面上の所定領域に所定の間隔を隔てて形成されている。例文帳に追加

The transfer gate electrode 12, multiplication gate electrode 13 and read-out gate electrode 14 are formed at predetermined intervals in a predetermined region on the top surface of the gate insulating film 11. - 特許庁

選択ゲートトランジスタＳＴのゲート電極８は、第１層ゲート電極材料膜Ｌ１とこれに層間絶縁膜５を介して積層された第２層及び第３層ゲート電極材料膜Ｌ２及びＬ３により形成される。例文帳に追加

A gate electrode 8 of a selective gate transistor ST is formed of the first layer gate electrode L1 and the second and the third layer gate electrode material films L2, L3 laminated on the first layer film L1 via an inter-layer insulation film 5. - 特許庁

この複数の制御ゲート電極膜の任意の数のもの毎を、それぞれトランジスタ単位となし、各トランジスタ単位におけるゲート電極間絶縁膜と浮遊ゲート電極膜とゲート絶縁膜とを形成する。例文帳に追加

Each set of an arbitrary number of control gate electrode films is used as a transistor unit, and the insulating films among the gate electrodes, the floating gate electrode films, and the gate insulating films in each transistor unit are formed. - 特許庁

選択ゲートトランジスタのゲート電極ＳＧは、下部電極部５、電極間絶縁膜６、中間電極部７、電極間絶縁膜８、上部電極部９が順次積層された構成である。例文帳に追加

A gate electrode SG of the selection gate transistor is obtained by sequentially laminating a lower electrode part 5, an inter-electrode insulating film 6, an intermediate electrode part 7, an inter-electrode insulating film 8 and an upper electrode part 9. - 特許庁

ゲート電極ＳＧ−ＳＧ間は広い間隔に配置させる。例文帳に追加

Between gate electrodes SG and SG, an arrangement is performed at a wide interval. - 特許庁

メモリトランジスタは、トンネル電流を流せる膜厚を有するゲート絶縁膜４と浮遊ゲート電極５と電極間絶縁膜６と制御ゲート電極７により構成され、セレクトトランジスタは、ゲート絶縁膜１１と選択ゲート電極１３とを有している。例文帳に追加

The memory transistor comprises a gate insulation film 4 having such a thickness as to allow a tunnel current to flow, a floating gate electrode 5, an interelectrode insulation film 6, and a control gate electrode 7, while the select transistor comprises a gate insulation film 11 and a selection gate electrode 13. - 特許庁

コントロールゲート電極とメモリゲート電極間に発生する電界強度を緩和してリーク電流を低減できる、コントロールゲート電極とメモリゲート電極が近接するスプリットゲート型不揮発性メモリを提供する。例文帳に追加

To provide a split-gate type nonvolatile memory which can reduce leakage current, by relaxing the strength of an electric field generated between a control gate electrode and a memory gate electrode, wherein the control gate electrode and the memory gate electrode are arranged mutually close. - 特許庁

隣接する浮遊ゲート電極間の間隔を増大させることなく、隣接する浮遊ゲート電極間の寄生容量を低減する。例文帳に追加

To reduce parasitic capacitance between adjacent floating gate electrodes without increasing a gap between the adjacent floating gate electrodes. - 特許庁

ゲート電極間が狭まっても、ゲート電極間に再現性よく層間絶縁膜を埋め込むことが可能な半導体装置を提供する。例文帳に追加

To provide a semiconductor device capable of embedding an interlayer insulation film between gate electrodes with superior repeatability even if a space between the gate electrodes is narrowed. - 特許庁

ゲート電極間の間隔が狭い場合においても、ゲート電極間のシリサイドブロック膜の抜け性を向上させる。例文帳に追加

To improve removability of a silicide block film between gate electrodes even when an interval between the gate electrodes is narrow. - 特許庁

メモリセルトランジスタは、半導体基板上に第１のゲート絶縁膜を介して形成された浮遊ゲート電極と、浮遊ゲート電極上に配置される第１の電極間絶縁膜と、第１の電極間絶縁膜上に配置される制御ゲート電極とを有する。例文帳に追加

The memory cell transistor has a floating gate electrode formed on the semiconductor substrate through a first gate insulating film, a first interelectrode insulating film arranged on the floating gate electrode, and a control gate electrode arranged on the first interelectrode insulating film. - 特許庁

スイッチゲート電極ＳＧとメモリゲート電極ＦＧとを離間して配置し、スイッチゲート電極ＳＧのドレイン領域Ｄｒｍ側の片側面およびメモリゲート電極ＦＧのソース領域Ｓｒｍ側の片側面にそれぞれサイドウォール１４を形成し、スイッチゲート電極ＳＧとメモリゲート電極ＦＧとの間は絶縁膜１４ａにより埋め込む。例文帳に追加

A switch gate electrode SG and a memory gate electrode FG are disposed separately, sidewalls 14 are formed on one side surface of a drain region Drm in the switch gate electrode SG and on one side surface of a source region Srm in the memory gate electrode FG, and an area between the switch gate electrode SG and the memory gate electrode FG is embedded with an insulation film 14a. - 特許庁

また、第１ゲート電極１０３およびソース１０４の間のチャネル層１０１の上に、第１ゲート電極１０３と絶縁分離されて形成された第２ゲート電極１０９と、第１ゲート電極１０３およびドレイン１０５の間のチャネル層１０１の上に第１ゲート電極１０３と絶縁分離されて形成された第３ゲート電極１１１とを備える。例文帳に追加

The semiconductor device also includes a second gate electrode 109 formed on the channel layer 101 between the first gate electrode 103 and the source 104, the second gate electrode 109 being insulated from the first gate electrode 103, and a third gate electrode 111 formed on the channel layer 101 between the first gate electrode 103 and the drain 105, the third gate electrode 111 being insulated from the first gate electrode 103. - 特許庁

ソース電極１１とゲート電極１５及びドレイン電極１２とゲート電極１５とはそれぞれゲート絶縁膜１４を介して部分的に対向すると共に、ソース電極１１とゲート絶縁膜１４との間及びドレイン電極１２とゲート絶縁膜１４との間にゲート絶縁膜１４とは異なる絶縁材料からなるキャップ層１６，１７が設けられている。例文帳に追加

The source electrode 11 and the gate electrode 15, and the drain electrode 12 and the gate electrode 15 are partially opposed via the gate insulating film 14, respectively, and cap layers 16 and 17, consisting of an insulating material different from that of the gate insulating film 14, are provided between the source electrode 11 and the gate insulating film 14 and between the drain electrode 12 and the gate insulating film 14, respectively. - 特許庁

２つのオーミック電極、及び、それらの間に配置されたゲート電極を備えた、ゲート電極形成用電子線の揺らぎに起因するゲート電極形成不良が生じない形で製造できる半導体装置を提供する。例文帳に追加

To provide a semiconductor device that has two ohmic electrodes and a gate electrode disposed therebetween, and can be manufactured without any defect in gate electrode formation due to fluctuations of an electron beam for the gate electrode formation. - 特許庁

ゲート電極２’上には、ゲート絶縁膜２２を介してゲート電極２’に沿って所定の間隙で対向する対向辺をそれぞれ有するドレイン電極８及びソース電極１０が形成されている。例文帳に追加

On the gate electrode 2', a drain electrode 8 and a source electrode 10 are formed so as to have opposite sides opposed respectively to each other at a specific space along the gate electrode 2' via a gate insulating film 22. - 特許庁

ゲート電極１２ａはゲート領域５に電気的に接続され、ソース電極１２ｂおよびドレイン電極１２ｃは、ゲート電極１２ａを挟むように互いに間隔を置いて配されている。例文帳に追加

A gate electrode 12a is connected electrically with the gate region 5, and a source electrode 12b and a drain electrode 12c are so disposed separately from each other as to interpose the gate electrode 12a between them. - 特許庁

図１（ｂ）の待機状態では、ＴＦＴ５のドレイン電極とゲート電極の間に寄生する寄生容量が充電されているので、ゲート電極４３の電位は、ＴＦＴ５のゲート電極の電位より低い。例文帳に追加

In an optical detection circuit, since parasitic capacitance generated between a gate electrode and a drain electrode of TFT5, while in a waiting state of a figure 1(b), is charged, the potential of a gate electrode 43 is lower than that of the gate electrode of TFT5. - 特許庁

突起４の周囲にはゲート電極６が形成され、突起４の先端とゲート電極６との間に所定の隙間が開けてある。例文帳に追加

Gate electrodes 6 are formed in the surroundings of the protrusions 4, and a prescribed gap is made between the top of a protrusion 4 and a gate electrode 6. - 特許庁

また、ゲート電極６の側壁にサイドウォールスペーサ１１を形成し、ゲート電極６とフィールドプレート電極１３の距離を離すことによって、ゲート電極６の近傍にフィールドプレート電極１３を設けたことに起因するゲート、ソース間容量の増大を抑制する。例文帳に追加

An increase in the capacity is suppressed between the gate and the source caused by providing the field plate electrode 13 near the gate electrode 6 by separating the distance between the gate electrode 6 and the field plate electrode 13 by forming a sidewall spacer 11 on the sidewall of the gate electrode 6. - 特許庁

ゲート抵抗およびゲート間の干渉を減らすことが可能なタングステンゲート電極を有する半導体素子の製造方法を提供する。例文帳に追加

To provide a method for manufacturing a semiconductor element having a tungsten gate electrode in which gate resistance and interference between gates are reduced. - 特許庁

層間膜上に、ゲート電極33と外部のゲート線22とを電気的に接続するゲート連絡線37を形成する。例文帳に追加

On the interlayer film, a gate connection line 37 is formed which electrically connects the end surface of the semiconductor layer 31 and the outside gate electrode 22. - 特許庁

ここで、これらのゲート開口（４６）は列をなして配置され、そして、各ゲート開口は、ゲート電極の２つのバンドの間に位置する。例文帳に追加

These gate opening (46) are arranged in a plurality of parallel rows, and each gate opening is located between two bands of the gate electrode. - 特許庁

ゲート電極３ａ，３ｂ間にコンタクトホール８を開口する。例文帳に追加

A contact hole 8 is opened between gate electrodes 3a, 3b. - 特許庁

隣接する2行の画素電極間にゲートラインが2本ある。例文帳に追加

Two gate lines are present between pixel electrodes in two adjacent rows. - 特許庁

ゲート電極の間の領域にコンタクトが形成される。例文帳に追加

The contact is formed in a region between the gate electrodes. - 特許庁

ゲート電極間の寸法を低減し得る半導体装置を提供する。例文帳に追加

To provide a semiconductor device which can reduce a size between gate electrodes. - 特許庁

両ゲート電極２１、２２間に抵抗勾配部２３がある。例文帳に追加

A resistance gradient portion 23 is present between both the gate electrodes 21 and 22. - 特許庁

ゲート電極とコンタクトとの間の短絡の発生を抑制する。例文帳に追加

To inhibit an occurrence of a short circuit between a gate electrode and a contact. - 特許庁

コンタクトとゲート電極との間隔を効率よく測定できるようにする。例文帳に追加

To efficiently measure an interval between a contact and a gate electrode. - 特許庁

ゲート電極と電子放出層との間隙を正確に維持する。例文帳に追加

To keep accurate gaps between a gate electrode and electron emitting layers. - 特許庁

ゲート電極とドレイン領域間のリーク電流の増加を抑制する。例文帳に追加

To suppress an increase in leakage current between a gate electrode and a drain region. - 特許庁

隙間が、ゲート電極に連続する半導体部材で埋め込まれている。例文帳に追加

The gap is filled with a semiconductor member continuing to the gate electrode. - 特許庁

ボディコンタクト及びゲート電極間は、電気的に絶縁されている。例文帳に追加

The body contact and gate electrode are electrically insulated each other. - 特許庁

メモリセルＭＣは、フローティングゲート電極１５ａと、フローティングゲート電極１５ａ上に配置される第１ゲート間絶縁膜１６ａと、第１ゲート間絶縁膜１６ａ上に配置されるコントロールゲート電極１７ａとを有する。例文帳に追加

A memory cell MC is provided with a floating gate electrode 15a, a first inter-gate insulation film 16a arranged on the floating gate electrode 15a, and a control gate electrode 17a arranged on the first inter-gate insulation film 16a. - 特許庁