「ゲート電極間」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

ソース電極５とドレイン電極６との間の電子供給層４上に、電子供給層４とショットキー接触する浮遊電極８を配置し、この浮遊電極８上に絶縁膜を介してゲート電極７を配置する。例文帳に追加

On an electron supply layer 4 between a source electrode 5 and a drain electrode 6, a floating electrode 8 that Schottky-contacts with the electron supply layer 4 is disposed, and a gate electrode 7 is disposed on the floating electrode 8 via an insulating film. - 特許庁

ＧａＮ系半導体装置２０は、オン状態で２つの電極間で能動層２５を介して電流が流れるソース電極３１およびドレイン電極３２と、ゲート電極３３と、裏面電極３４とを備える。例文帳に追加

The GaN-based semiconductor device 20 has a source electrode 31 and a drain electrode 32 configured such that a current flows between the two electrodes through an active layer 25 in an on-state, a gate electrode 33, and a reverse-surface electrode 34. - 特許庁

層間絶縁膜を形成する前に、ゲート電極間かつ拡散層間の一部領域のアスペクト比を、このゲート電極間のこの一部領域以外の領域のアスペクト比より低減させる低減工程を備える。例文帳に追加

A manufacturing method is provided with a reduction process for reducing an aspect ratio of a partial region between gate electrodes and diffusion layers made to be lower than that of a region, except for the partial region between the gate electrodes, prior to the formation of an interlayer insulating film. - 特許庁

基板上の、酸化亜鉛を含み、チャネル形成領域を有する半導体膜と、前記半導体膜とゲート電極との間のゲート絶縁膜と、前記半導体膜と電気的に接続されるソース電極及びドレイン電極と、を有し、前記ゲート電極は、前記ソース電極及び前記ドレイン電極の一方と電気的に接続される。例文帳に追加

The diode includes the semiconductor film containing zinc oxide and having a channel forming area, a gate insulating film between the semiconductor film and a gate electrode, and a source electrode and a drain electrode electrically connected with the semiconductor film on a substrate, wherein the gate electrode is electrically connected with either of the source electrode and the drain electrode. - 特許庁

基板10上にドレイン電極11、ソース電極12、ドレインライン13、半導体層14、ゲート絶縁膜15、ゲート電極16、ゲートライン17が設けられてＴＦＴが形成され、これらＴＦＴとその電極ラインを覆う平坦化層間絶縁膜29上に、反射電極29が形成されてソース電極12に接続される。例文帳に追加

On a substrate 10, a drain electrode 11, a source electrode 12, a drain line 13, a semiconductor layer 14, a gate insulating film 15, a gate electrode 16, and a gate line 17 are provided to constitute a TFT, and on an inter-planarization-layer insulating film 29 covering TFTs and their electrode lines, reflecting electrodes 29 are formed and are connected to the source electrodes 12. - 特許庁

化合物半導体素子は、ゲート半導体層１０と、カソード半導体層１２と、カソード半導体層１２上に形成されたＡｕ合金カソード電極１４と、ゲート半導体層１０上に形成されたＡｕ合金ゲート電極１６と、層間絶縁膜１８と、カソード電極１４及びゲート電極１６上のＡｌ配線２０と、保護膜２２を備える。例文帳に追加

The compound semiconductor element comprises: a gate semiconductor layer 10; a cathode semiconductor layer 12; an Au alloy cathode electrode 14 formed on the cathode semiconductor layer 12; an Au alloy gate electrode 16 formed on the gate semiconductor layer 10; an interlayer dielectric film 18; an Al wiring 20 on the cathode electrode 14 and the gate electrode 16; and a protection film 22. - 特許庁

そして、撮像期間中に、同一の画素５内の各々のゲート電極６をそれぞれ１回ずつオン状態にすることにより、同一の画素５内の所定のゲート電極６下の領域に電子を蓄積するとともに、蓄積された電子を同一の画素５内の所定のゲート電極６以外のゲート電極６下の領域に転送する。例文帳に追加

Each of the gate electrodes 6 in the same pixel 5 is brought into an ON-state only one time during image pickup period, thereby accumulating electrons in the regions below a predetermined gate electrode 6 in the same pixel 5, and transferring the accumulated electrons to the region below a gate electrode 6 other than the predetermined gate electrode 6 below the same pixel 5. - 特許庁

シリコン基板１に直交する面内において、ゲート電極３，４，５のうちゲートマスク６，７に近い第２電極部（窒化タングステン）４及び第３電極部（タングステン）５をゲートマスク６，７よりも幅小となるようにし、ゲート電極３，４，５とセルコンタクトプラグ１５との間のショートマージンを増加させた。例文帳に追加

In a plane which intersects with a silicon substrate 1, the widths of a second electrode section (tungsten nitride) 4 and a third electrode section (tungsten) 5 that are closer to gate masks 6, 7 out of gate electrodes 3, 4, 5 are designed to be smaller than those of the gate masks 6, 7 to increase short margins between the gate electrodes 3, 4, 5 and a cell contact plug 15. - 特許庁

トランジスタＴｒは、ゲート電極１２と、透光性を有する絶縁層を介してゲート電極１２と対向配置される、ゲート電極１２側の面に光の反射面を有する導電体層２２と、ゲート電極１２と導電体層２２との間に位置し、チャネルが形成される半導体層１４と、を備える。例文帳に追加

A transistor Tr comprises: a gate electrode 12; a conductor layer 22 that is oppositely disposed to the gate electrode 12 via an insulating film having translucency and has a reflective surface of light at the gate electrode 12 side; and a semiconductor layer 14 that is located between the gate electrode 12 and the conductor layer 22 and in which a channel is formed. - 特許庁

デュアルゲート電極構造を有する半導体装置において、Ｎチャネル領域とＰチャネル領域との間のゲート電極中不純物の相互拡散を抑えることによって、ゲート電極の導電率低下を抑制し、デバイスの動作速度の低下を抑える低抵抗ゲート電極を形成する。例文帳に追加

To obtain a semiconductor device having a dual gate electrode structure in which lowering in conductivity of a gate electrode is suppressed by suppressing interdiffusion of impurities in the gate electrode between an N channel region and a P channel region and a low resistance gate electrode capable of suppressing lowering in the operating speed of a device can be formed. - 特許庁

ゲート電極１４の側方のうちゲート電極１４とコンタクトプラグ２２との間に位置する領域のみに空洞２４が形成されており、応力絶縁膜２３は半導体基板１０上にゲート電極１４を覆うように形成されており、半導体基板１０におけるゲート電極１４の直下に位置するチャネル領域に対して応力を生じさせる。例文帳に追加

A cavity 24 is formed only in a region located between the gate electrode 14 and the contact plug 22 within the side of the gate electrode 14, and the stress insulation layer 23 is formed on a semiconductor substrate 10 to cover the gate electrode 14, and generates stress to a channel region located immediately below the gate electrode 14 in the semiconductor substrate 10. - 特許庁

カソード電極とゲート電極間に電圧を印加すると、台座１０６上に被着されたカーボンナノチューブ１０７から電子が放出される。例文帳に追加

Electrons are emitted from the carbon nanotube 107 when voltage is applied between the cathode electrode 101 and the gate electrode 104. - 特許庁

隣接する画素電極（又は素子の電極）の間に設けられた配線との下方にマルチゲート構造のＴＦＴのチャネル形成領域を設ける。例文帳に追加

A channel formation region of a TFT with multi-gate structure is formed under wiring that is formed between adjacent pixel electrodes (or electrodes of an element). - 特許庁

ソース電極４とゲート電極５との間に、イオンマイグレーション防止帯として溝部１５を設ける。例文帳に追加

A trench 15 is provided between a source electrode 4 and a gate electrode 5 as a ion migration preventing zone. - 特許庁

デュアルゲート電極構造における両ゲ−ト電極間の不純物の相互拡散によるトランジスタのしきい値電圧の変動を抑制する。例文帳に追加

To suppress variations of the threshold voltage of a transistor caused by an inter-diffusion of impurities between both gate electrodes in a dual gate electrode structure. - 特許庁

カード電極１０１とゲート電極１０２との間に複数の絶縁層１０４Ａ，１０４Ｂが介装される。例文帳に追加

A plurality of insulation layers 104A and 104B are interlaid between the cathode electrodes 101 and the gate electrodes 102. - 特許庁

フィールドプレートを設けることによって、半導体装置のゲート電極及びドレイン電極間における電解集中を、効率良く緩和する。例文帳に追加

To efficiently relax electrolytic concentration between a gate electrode and a drain electrode of a semiconductor device by providing a field plate. - 特許庁

第１セグメントは、ドレイン電極とゲート電極との間に挿入されて、フィールドプレートとして機能する。例文帳に追加

The first segment is interposed between the drain electrode and the gate electrode to function as a field plate. - 特許庁

バルブゲート電極ＶＧ１は、出力レジスタとコーナーレジスタとの間での電荷の転送を妨げるための電極である。例文帳に追加

The valve gate electrode VG1 is an electrode for preventing the transfer of charges between the output register and the corner register. - 特許庁

ＭＯＳＦＥＴ１７のソース電極と前記３端子サイリスタ１５のゲート電極間にはダイオード１９が接続されている。例文帳に追加

A diode 19 is connected between the source electrode of the MOSFET17 and the gate electrode of the 3-terminal thyristor 15. - 特許庁

ＣＮＴ層４，５は、カソード電極２とゲート電極３との間の電界によって電子を放出し得る電子放出層として機能する。例文帳に追加

The CNT layers 4 and 5 function as an electron emission layer capable of emitting electrons by the electric field between the cathode electrode 2 and the gate electrode 3. - 特許庁

主電極は、基線部、及び隣り合うゲート電極の間に囲まれた領域に１つずつ配置形成されている例文帳に追加

The main electrodes are formed disposed one by one in each area surrounded by adjacent gate electrodes. - 特許庁

副ＭＯＳＦＥＴ１５は主ＭＯＳＦＥＴ１４のドレイン電極Ｄ１とゲート電極Ｇ１との間に接続されている。例文帳に追加

The sub MOSFET 15 is connected between a drain electrode D1 and a gate electrode G1 of the main MOSFET 14. - 特許庁

また、下地面に、第１及び第２主電極間に挟み込まれて形成されたゲート電極27を具えている。例文帳に追加

Further, the semiconductor device has a gate electrode 27 formed on the ground surface while sandwiched between the first and second main electrodes. - 特許庁

シリコン酸化膜１４および電極間絶縁膜１６は、周辺回路領域の浮遊ゲート電極膜１３上に形成されている。例文帳に追加

A silicon oxide film 14 and the inter-electrode insulating film 16 are formed on the floating gate electrode film 13 in the peripheral circuit region. - 特許庁

カソード電極とゲート電極間の静電容量を極力小さく抑えつつ、絶縁膜の絶縁耐圧を向上させる。例文帳に追加

To improve breakdown voltage of an insulating film while suppressing electrostatic capacity between a cathode electrode and a gate electrode as small as possible. - 特許庁

制御ゲート電極膜１７は、セル領域および周辺回路領域の電極間絶縁膜１６上に形成されている。例文帳に追加

A control gate electrode film 17 is formed on the inter-electrode insulating film 16 in the cell region and the peripheral circuit region. - 特許庁

このチップ構造において、ダイオード電極３６をゲート電極３２から切り離した状態でコレクタ−エミッタ間耐圧を測定する。例文帳に追加

Moreover, in the chip structure, the breakdown voltage between the collector and emitter is measured under the condition that the diode electrode 36 is separated from the gate electrode 32. - 特許庁

ゲート電極とフィールドプレート電極間の容量を低減させた半導体装置およびその製造方法を提供する。例文帳に追加

To provide a semiconductor device and a manufacturing method of the same which reduce capacitance between a gate electrode and a field plate electrode. - 特許庁

ゲート電極５２とソース電極３０との間には、トレンチ５０の終端部５０ａを跨ぐようにして絶縁膜７０が設けられている。例文帳に追加

Between the gate electrode 52 and the source electrodes 30, an insulating film 70 is formed in such a manner that it strides over the termination 50a of the trench 50. - 特許庁

また、エミッタ付カソード電極４３とゲート電極４２との間隔が、１００μｍ以下となるように配置する。例文帳に追加

Furthermore, the interval between the cathode electrode with the emitter 43 and the gate electrode 42 is arranged so as to be 100 μm or smaller. - 特許庁

さらに、ゲート電極と第１主電極との間に露出した下地面には、第１下地面保護膜31aが形成されている。例文帳に追加

Furthermore, a first ground surface protective film 31a is formed on the ground surface exposed between the gate electrode and first main electrode. - 特許庁

保護スイッチ手段（１２）は主IGFET（１１）のドレイン電極Ｄとゲート電極Ｇとの間に接続されている。例文帳に追加

The protecting switch means (12) is connected between a drain of the main IGFET (11) and a gate electrode G. - 特許庁

また、ゲート電極と第２主電極との間に露出した下地面には、第２下地面保護膜31bが形成されている。例文帳に追加

Further, a second ground surface protective film 31b is formed on the ground surface exposed between the gate electrode and second main electrode. - 特許庁

保護絶縁膜１２Ｂは、活性領域１２Ａにおけるゲート電極１３と各オーミック電極１４との間の部分を覆っている。例文帳に追加

The protecting insulation film 12B covers a portion between a gate electrode 13 and an ohmic electrode 14 in the active region 12A. - 特許庁

正負入力端子にゲート電極を接続したトランジスタ１，２のソース電極間に抵抗Ｒ１を接続する。例文帳に追加

A resistor R1 is connected in between transistors 1, 2, whose gate electrodes are respectively connected to a positive and a negative input terminals. - 特許庁

ドリフト層１２によりゲート電極Ｇとドレイン電極Ｄ間の電界集中が緩和され、耐圧が向上する。例文帳に追加

The concentration of the electric field between the gate electrode G and the drain electrode D is regulated by a drift layer 12, and the breakdown voltage is improved. - 特許庁

層間絶縁膜を挟んでゲート電極と容量電極が対向してできる容量の占有面積を小さくする。例文帳に追加

To reduce occupied area of capacitance created between a gate electrode and a capacitance electrode facing each other across an interlayer insulation film. - 特許庁

従来の半導体装置においては、ゲート電極およびソース電極間でショートが発生し易くなってしまう。例文帳に追加

To solve a problem that a short circuit is easily generated between a gate electrode and a source electrode in a conventional semiconductor device. - 特許庁

ゲートパッド電極と裏面金属電極間のリーク電流を抑制し、ボンディング強度を向上させ、高性能化・高信頼化を図る。例文帳に追加

To prevent leakage current between a gate pad electrode and a backside metal electrode, to improve bonding strength, and to achieve high performance and high reliability. - 特許庁

素子間分離領域１２及びゲートのサイド・ウォール１４からエッジが離隔したソース電極１５Ｓ及びドレイン電極１５Ｄを備える。例文帳に追加

The source electrode 15S and the drain electrode 15D are disposed, whose edges are detached from interelement separation regions 12 and sidewalls 14 of a gate. - 特許庁

ゲート電極とソース／ドレイン電極間のショートを防止することができるように改良された半導体装置を提供することを主要な目的とする。例文帳に追加

To make feasible avoiding a short circuit between a gate electrode and source/drain electrode. - 特許庁

ゲート電極６，ベース電極３間に電源７を接続し、エミッタ部８の先端に電界を集中させて電子放出を起こさせる。例文帳に追加

A power supply 7 is connected between the gate electrode 6 and the base electrode 3, and electric field is concentrated on the tip of the emitter part 8, thereby causing electron emission. - 特許庁

ゲート電極とドレイン電極間の寄生容量を均一に確保して画面の点滅現象を防止する。例文帳に追加

To prevent a blink phenomenon of a screen by assuring parasitic capacity between a gate electrode and a drain electrode to be uniform. - 特許庁

すると、バックゲート電極２２６とアノード電極２０５との対向部位間に寄生容量Ｃ_gaが形成される。例文帳に追加

A parasitic capacitance C_ga is formed in the facing region between the back gate electrode 226 and the anode electrode 205. - 特許庁