「トランジスタアレイ」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

この製造したトランジスタアレイ基板１の表層に対して、コンタクトホール１２，１３を形成し、更に画素電極１６ａをパターニング形成し、電解メッキ法により電流源ライン１８及びＥＬライン１９をパターニングする。例文帳に追加

Contact holes 12 and 13 are formed and patterning formation of a pixel electrode 16a is performed and patterning of a current source line 18 and an electroluminescence line 19 is performed by an electrolytic plating method, to the surface layer of a prepared transistor array substrate 1. - 特許庁

薄膜トランジスタアレイ基板１００には、絶縁基板上にゲート線１２１、ゲート電極１２３を含むゲート配線が形成され、これを覆うゲート絶縁膜１４０上には非晶質シリコンからなる半導体層１５０が形成されている。例文帳に追加

In the thin film transistor array substrate 100, a gate wiring comprising a gate line 121 and a gate electrode 123 is formed on an insulating substrate and a semiconductor layer 150 consisting of amorphous silicon is formed on a gate insulating film 140 covering the gate wiring. - 特許庁

消去回数カウント回路１０７に記憶された消去回数が予め定めた回数に達すると、メモリ制御回路１０３は温度制御回路１０５を制御して、温度上昇機構によってメモリセルトランジスタアレイ１０１の温度を上昇させる。例文帳に追加

When the number of erasure stored in the erasure counting circuit 107 exceeds a predetermined number of times, a memory control circuit 103 controls a temperature control circuit 105 to increase the temperature of the memory cell transistor array 101 by a temperature increasing mechanism. - 特許庁

保護膜および薄膜トランジスタアレイ基板上の誘電層が紫外線を遮蔽するため側面方向から入射してきた光線のみが封止材に入射し電子インク層側壁近傍の一部の封止材を完全に硬化させることができない。例文帳に追加

To solve such a problem that because UV rays are shielded by a protective film and a dielectric layer on a thin-film transistor array substrate, only the rays incident in a lateral direction enter a sealant and a part of the sealant adjacent to an electronic ink layer cannot be cured completely. - 特許庁

低電圧差動信号受信器は、外部抵抗の代わりにトランジスタアレイで構成されたデジタル方式の抵抗を具備しなければならないので、信号の特性が向上されるだけでなく、生産工程が容易になり、抵抗値の可変が容易になる。例文帳に追加

The low voltage differential signaling receiver unit must be equipped with the digital resistance composed of a transistor array instead of an external resistance, so characteristics of the signal are improved, the production stages are simplified, and it becomes easier to vary the resistance value. - 特許庁

アレイ基板の検査を実施する上で必要な抵抗値を有する抵抗体を、新たな抵抗材料を追加すること無く、簡単なプロセスにより形成でき、抵抗体における切断処理により問題が生じることの無い薄膜トランジスタアレイ基板等を提供する。例文帳に追加

To provide a thin film transistor array substrate or the like which enables a resistor having a resistance value necessary for inspection of the array substrate to be formed in a simple process without adding new resistance materials and is free from a problem caused by cutting processing of the resistor. - 特許庁

薄膜トランジスタアレイは、基板、ゲート電極、ゲート配線、ゲート絶縁膜、ソース電極、ソース配線、ドレイン電極、画素電極、半導体、開口部を有する層間絶縁膜、キャパシタ電極、キャパシタ配線及び上部画素電極を備えている。例文帳に追加

The thin film transistor array comprises a substrate, a gate electrode, gate wiring, a gate insulating film, a source electrode, source wiring, a drain electrode, a pixel electrode, a semiconductor, an interlayer dielectric having an opening, a capacitor electrode, capacitor wiring, and an upper pixel electrode. - 特許庁

本発明の目的は基板構造及び製造工程を単純化することと同時に視野角を進めることができる薄膜トランジスタアレイ基板、それを持つ液晶表示パネル、その製造方法及び液晶表示パネルの製造方法を提供するものである。例文帳に追加

To provide a thin-film transistor array substrate that can advance a viewing angle while the substrate structure and manufacturing process are simplified, a liquid crystal display panel having the same, and its manufacturing method and a method for manufacturing the liquid crystal display panel. - 特許庁

液晶表示装置の薄膜トランジスタアレイ基板は、基板１００、少なくとも１つの薄膜トランジスタ、少なくとも１つの走査線、少なくとも１つの蓄積容量、少なくとも１つのデータ線１２０ｂ及び少なくとも１つの画素電極１０２ａを備える。例文帳に追加

The thin film transistor array substrate of the liquid crystal display device includes a substrate 100, at least one thin film transistor, at least one scanning line, at least one storage capacitor, at least one data line 120b, and at least one pixel electrode 102a. - 特許庁

トランジスタ２１〜２３のドレイン・ソースとともにパターニングされた走査線Ｘ及び供給線Ｚには選択配線８９及び給電配線９０がそれぞれ積層され、選択配線８９及び給電配線９０がトランジスタアレイ基板５０の表面から凸設されている。例文帳に追加

Selection wiring 89 and feed wiring 90 are stacked on patterned scan lines X and supply lines Z, together with drains/sources of transistors 21 to 23, and the selection wiring 89 and the feed wiring 90 are provided projectingly from the surface of the transistor array substrate. - 特許庁

この製造したトランジスタアレイ基板１の表層に対して、コンタクトホール１２，１３を形成し、更に画素電極１６ａをパターニング形成し、電解メッキ法により電流源ライン１８及びＥＬライン１９をパターニングする。例文帳に追加

For the surface layer of this manufactured transistor array substrate 1, contact holes 12 and 13 are formed, the patterning forming is carried out for a pixel electrode 16a, and the patterning is carried out for a current source line 18 and an EL line 19 by means of the electrolytic plating method. - 特許庁

薄膜トランジスタアレイの配置を（１）半導体層１２の電流が流れる方向をソース配線２８の方向と同じにする、（２）ソース・ドレイン電極２７、２６をクシ型形状の電極とする、等の最適化を行い、印刷法による有機半導体層１２をストライプ形状とする。例文帳に追加

The arrangement of the thin-film transistor array is optimized so that (1) the direction of an electric current flowing in a semiconductor layer 12 coincides with the direction of a source wiring 28, (2) the source and drain electrodes 27, 26 are made in an interdigital configuration, and the like, and an organic semiconductor layer 12 formed by a printing process is stripe-shaped. - 特許庁

薄膜トランジスタアレイ工程で複数の薄膜トランジスタ及び各種配線が形成された母基板の複数のパネル領域のそれぞれに、ＦＰＬフィルム及び保護フィルムが貼り付けられ、母基板の切断は、ＦＰＬフィルム及び保護フィルムが貼り付けられた後に行われる。例文帳に追加

The FPL film and protection film are stuck to a plurality of panel regions of the mother substrate formed with a plurality of thin-film transistors and various wires in a thin-film transistor array process, and cutting of the mother substrate is performed after sticking of the FPL film and protection film. - 特許庁

ＦＦＳモードの液晶表示装置において、半透過マスクを用いることなくフォトリソグラフィー工程数を削減することができ、さらに断線を防止することができる薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置を提供すること例文帳に追加

To provide a thin film transistor array substrate, a manufacturing method of the same and a fringe field switching (FFS) mode liquid crystal display device, which can reduce the number of photolithography processes without using a semi-transparent mask and prevent disconnection. - 特許庁

二重セルギャップの形成に有利で、反射電極及び透明電極を同時に蒸着する従来の液晶表示装置の製造方法による問題点を改善した、新たな構造のトランジスタアレイ基板の構造を提供すること。例文帳に追加

To provide a new structure of a transistor array substrate that is advantageous to forming a double-cell gap and improved as to problem points of a conventional manufacturing method for a liquid crystal display device wherein a reflection electrode and a transparent electrode are vapor-deposited simultaneously. - 特許庁

光透過性基板に直交せずに薄膜トランジスタアレイ基板内に入射した光Ｌ２は、下部遮光層が上部遮光層１２よりも幅広であるため、上部遮光層などで反射されてＴＦＴを成す多結晶シリコン膜５に入射することがない。例文帳に追加

A portion of light beam L2 made incident on the thin film transistor array substrate without being orthogonal to the light transmissive substrate is never made incident on a polycrystalline silicon film 5 forming a TFT by reflected by an upper light shielding layer 12 and the like since the lower light shielding layer has a width wider than that of the upper light shielding layer 12. - 特許庁

製造工程を簡略化することができ、低抵抗のソース、ドレインを具備した高性能かつ高信頼性の薄膜トランジスタを有する半導体装置、その製造方法、薄膜トランジスタアレイ基板及び液晶表示装置を提供する。例文帳に追加

To provide a semiconductor device the manufacturing processes of which can be simplified with thin film transistors of high performance and high reliability, and which has sources and drains of a low resistance; and to provide a manufacturing method thereof, a thin film transistor array substrate, and a liquid crystal display apparatus. - 特許庁

薄膜トランジスタアレイ基板210は基板212と、基板212に配置された複数の走査線214と、基板212に配置された複数のデータ線216と、基板212に配置された第一ピクセルグループ218aと、基板212に配置された第二ピクセルグループ218bとを備える。例文帳に追加

A thin film transistor array substrate 210 has a substrate 212, a plurality of scan lines 214 arranged on the substrate 212, a plurality of data lines 216 arranged on the substrate 212, a first pixel group 218a arranged on the substrate 212, and a second pixel group 218b arranged on the substrate 212. - 特許庁

回折露光工程を通した二重段差のフォトレジスト及びフォトレジストのリフト-ストリップ工程を適用し、３回のマスク工程で薄膜トランジスタアレイ基板を形成することで、工程時間及び工程単価を節減できる液晶表示素子及びその製造方法を提供する。例文帳に追加

To provide a liquid crystal display LCD device and a method for fabricating the same, wherein the fabrication time and costs can be reduced by applying a photoresist with two different heights subjected to a diffraction exposure process and a lift-strip process of the photoresist and forming a thin film transistor array substrate by three times of mask process. - 特許庁

ゲート絶縁膜を溶液から形成する場合において、ゲート絶縁膜の欠陥などに起因するリーク電流やショートの発生を低減することができ、信頼性の高い薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置を提供すること。例文帳に追加

To provide a highly reliable thin-film transistor which reduces leak current due to a failure of a gate insulation film or the like or short-circuiting when the gate insulation film is formed from a solution, and to provide a manufacturing method thereof, a thin-film transistor array, and an image display. - 特許庁

ソース・ドレイン電極をクシ型とし、ドレイン電極の幅をソース電極の幅より細くし、ドレイン電極あるいはソース・ドレイン電極の根元をテーパー状にすることにより、電気抵抗の増大を抑制し、かつ歩留まりを向上した薄膜トランジスタアレイ。例文帳に追加

Source/drain electrodes are made into interdigital shape; width of the drain electrode is made shorter than that of the source electrode; and roots of the drain electrode or of source/drain electrodes are made tapered; thereby the electrical resistance increase is suppressed, and the yield is improved for the thin-film transistor array. - 特許庁

反射型や半透過型の液晶表示装置用薄膜トランジスタのアレイ基板を作成するには、透過型の薄膜トランジスタアレイ基板の製造工程に反射電極や反射光散乱用の凹凸層を形成する工程を追加する必要があり、コスト面で大きな課題となる。例文帳に追加

To solve the problem on the cost aspect that it is necessary to add a process for forming reflecting electrodes and ruggedness layers for scattering reflected light to the manufacturing process of a transmission type thin film transistor array substrate in manufacturing a thin film transistor array substrate for a reflection type or a semi-transmission type liquid crystal display device. - 特許庁

アルミを含んだ上層と下層金属層との積層から加工されるドレイン電極は反射電極を兼ねており、しかも、ドレイン電極と画素電極とのコンタクト抵抗が低い薄膜トランジスタを備えた薄膜トランジスタアレイ基板をマスク枚数を追加することなく提供する。例文帳に追加

To provide a thin film transistor array substrate equipped with a thin film transistor in which a drain electrode to be worked from the lamination of metallic layers in upper and lower layers containing aluminum is also used as a reflecting electrode, and the contact resistance of a drain electrode and a pixel electrode is low without adding the number of masks. - 特許庁

触媒点の位置配列方式により、更に大面積のウエハー上にあって一回でナノメータカーボンチューブを位置決めする目標を達成し、並びにナノメータカーボンチューブメモリとトランジスタアレイを完成することができる。例文帳に追加

Furthermore, a target for positioning the nano-meter carbon tube at one time being on a wafer of a large area is achieved, and a nano-meter carbon tube memory and a transistor array are completed by a positioning array system for the catalyst points. - 特許庁

薄膜トランジスタアレイを備えるアクティブマトリックスであるＴＦＴ基板１は、所定のピッチで配列された多数のゲート配線３…と所定のピッチで配列された多数のソース配線４…とがゲート絶縁膜５を挟んで絶縁状態に交差し、この交差部分に薄膜トランジスタ１０が形成されている。例文帳に追加

A TFT substrate 1 that is the active matrix equipped with the thin film transistor array is so configured that many gate wirings 3 arranged with a predetermined pitch and many source wirings 4 arranged with a predetermined pitch intersect in an insulated state putting a gate insulating film 5 therebetween, and thin film transistors 10 are formed at intersecting points. - 特許庁

ブラックマトリクスにおける柱状スペーサは、ブラックマトリクス上の横方向ラインと縦方向ラインの交差位置であって、横方向ライン又は縦方向ラインの両側に位置し、カラーフィルタ基板を薄膜トランジスタアレイ基板と対向して配置した後、柱状スペーサは、ゲート走査ラインのデータ走査ラインとの交差位置であって、データ走査ラインの両側にも位置する。例文帳に追加

The post spacers on the black matrix are disposed at both sides of the horizontal or longitudinal lines at the intersections of the horizontal lines with the longitudinal lines of the black matrix, and are disposed at both sides of the data scanning lines at the intersections of the gate scanning lines with the data scanning lines after a color filter substrate is disposed opposite a thin film transistor array substrate. - 特許庁

本発明は、液晶表示装置及びその製造方法に係り、特に駆動回路が実装された液晶表示装置の工程時間を短縮すると共に、カラーフィルタアレイ基板の共通電極と薄膜トランジスタアレイ基板の駆動回路部との間の短絡を防止するための液晶表示装置及びその製造方法を提供する。例文帳に追加

To shorten a process time of, especially, a liquid crystal display device having a driving circuit mounted thereon and to prevent short-circuit between a common electrode of a color filter array substrate and a driving circuit part of a thin film transistor array substrate, with respect to the liquid crystal display device and a method of fabricating the same. - 特許庁

基板を確実に保持でき、かつ、静電吸着手段への印加電圧よってトランジスタアレイにダメージを与えることを防止し、さらに基板に機械的外力を与えることなく保持手段から基板を剥がすことができるようにすることによって液晶表示パネルの色むらを防止することができる基板組立装置を提供する。例文帳に追加

To provide a substrate assembling apparatus by which a substrate can reliably be held and color unevenness of a liquid crystal display panel can be prevented by preventing damage of a transistor array by voltage applied to an electrostatically attracting means and peeling the substrate from a holding means without applying mechanical and external force to the substrate. - 特許庁

この時、前記ゲート配線及びデータ配線の一端に形成するゲートパッドまたはデータパッドが前記カラーフィルターをパターニングする薬液によって露出しないように、薄膜トランジスタアレイ及びカラーフィルター工程をすべて完了した後、最後の工程で前記ゲートパッド及びデータパッドを露出する。例文帳に追加

At this time, after all steps for the thin film transistor array and the color filter are completed, a gate pad and a data pad to be formed at respective one ends of the gate wiring and the data wiring are exposed so that the gate pad or the data pad is not exposed to the chemicals for patterning the color filter. - 特許庁

本発明に係る薄膜トランジスタアレイ基板は、基板上に形成されたゲートライン３２と、前記ゲートライン３２と交差するデータライン３４と、前記データライン３４がソース電極４０に利用されてゲートライン３２と重畳されるドレイン電極４２を持つ薄膜トランジスタ３６とを具備することを特徴とする。例文帳に追加

The thin film transistor array substrate has a gate line 32 which is formed on a substrate, a data line 34 crossing the gate line 32, and a thin film transistor 36 with a drain electrode 42 which is superposed on the gate line 32 wherein the data line 34 is also used as a source electrode 40. - 特許庁

トランジスタアレイパネル１においては、複数のゲートライン３と複数のデータライン４とが互いに絶縁されて直交し、これらの各交差部に複数の薄膜トランジスタ５がそれぞれ配置され、ゲート３１がゲートライン３に接続され、ソース３７がデータライン４に接続されている。例文帳に追加

In the transistor array panel 1, a plurality of gate lines 3 and a plurality of data lines 4 are insulated from each other and lie orthogonal to each other; a plurality of thin film transistors 5 is located at each intersection part of them; a gate 31 is connected to a gate line 3; and a source 37 is connected to a data line 4. - 特許庁

薄膜トランジスタアレイの上部にカラーフィルターを構成する構造により、薄膜トランジスタとゲート配線及びデータ配線の上部に不透明な有機樹脂でブラックマトリックスを形成し、画素にはカラーフィルターを中心として上部と下部に各々第１透明画素電極及び第２透明画素電極を形成する。例文帳に追加

In a structure wherein a color filter is formed at an upper part of a thin film transistor array, a black matrix is formed at the upper part of the thin film transistor array, a gate wiring and a data wiring using an opaque organic resin and first and second transparent pixel electrodes are respectively formed at an upper part and a lower part of the color filter as a center in a pixel part. - 特許庁

薄膜トランジスタアレイ基板３０は、ガラス基板１と、ガラス基板１上に順次に形成された第１裏面遮光膜３、第２酸化シリコン膜４、第２裏面遮光膜５および第３酸化シリコン膜６と、第３酸化シリコン膜６上に形成された多結晶シリコン層７を有する薄膜トランジスタとを備える。例文帳に追加

The thin film transistor array substrate 30 comprises a glass substrate 1; a first back surface light shielding film 3, a second silicon oxide film 4, a second back surface light shielding film 5, and a third silicon oxide film 6 successively formed on the glass substrate 1; and the thin film transistor having a polycrystalline silicon layer 7 formed on the third silicon oxide layer 6. - 特許庁

本発明に係る薄膜トランジスタアレイ基板は画素領域を定義するゲートライン及びデータラインと、前記画素領域内に形成された薄膜トランジスタと、前記薄膜トランジスタと接続された画素電極と、前記画素領域内に位置する液晶の回転により光を透過及び遮断する閉鎖型開口領域を間に置いて前記画素電極と対向する共通電極とを具備する。例文帳に追加

The thin film transistor array substrate includes: a gate line and a data line to define a pixel area; a thin film transistor formed in the pixel area; a pixel electrode connected to the thin film transistor; and a common electrode positioned to oppose the pixel electrode and forming a closed aperture area for transmitting and shutting off light by a rotation of liquid crystal positioned within said aperture area. - 特許庁

ＲｅＲＡＭに関し、電極（ビア）及びＲｅＲＡＭ素子の配置構造に簡単な改変を加え、微細化すべきメモリセル選択トランジスタアレイには所要の加工ルールを適用して加工し、且つ、ＲｅＲＡＭ素子には別の加工ルールを適用して加工することを可能にし、ＲｅＲＡＭ素子の間隔がルール違反にならないようにする。例文帳に追加

To prevent an interval between ReRAM elements from becoming against the rule, by adding a simple alteration to the arrangement structure of electrodes(vias) and the ReRAM elements concerning a ReRAM, by working by applying a predefined working rule to a memory cell selection transistor array to be refined, and also by working by applying another working rule to the ReRAM elements. - 特許庁

この光センサ内蔵表示装置は、ＴＦＴ（ＴＦＴ：薄膜トランジスタ）アレイ基板４０ａの各画素部に、微結晶シリコンＴＦＴで構成された画素駆動用ＴＦＴ２２と、微結晶シリコンＴＦＴで構成された第１の光電変換用ＴＦＴ２０と、非晶質シリコンＴＦＴで構成され、第１の光電変換用ＴＦＴ２０と並列接続された第２の光電変換用ＴＦＴ２１とを備える。例文帳に追加

In the display device including the optical sensor, each pixel part of a TFT (TFT: thin film transistor) array substrate 40a is provided with: a pixel driving TFT 22 composed of a fine crystal silicon TFT; a first photoelectric conversion TFT 20 composed of fine crystal silicon TFT; and a second photoelectric conversion TFT 21 composed of an amorphous silicon TFT and connected to the first photoelectric conversion TFT 20 in parallel. - 特許庁

トランジスタアレイ基板は、画素ごとに配された第１の画素電極６１と、第１の画素電極６１に対し電気的に導通した状態で画素ごとに配された第２の画素電極６２とを、備え、第１の画素電極６１と第２の画素電極６２とが互いに異なる層に形成されており、第１の画素電極６１及び第２の画素電極６２の各一側縁部６１ａ，６２ａが、ドレインライン６に重複している。例文帳に追加

The transistor array substrate is provided with first pixel electrodes 61 arranged in respective pixels and second pixel electrodes 62 arranged in respective pixels in a state of electric conduction to the first pixel electrodes, and the first pixel electrodes 61 and the second pixel electrodes 62 are formed in mutually different layers, and respective one-side edge parts 61a and 62a of the first and second pixel electrodes 61 and 62 overlap the drain lines 6. - 特許庁