「バンプ抵抗」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

第１の抵抗素子２０は、バンプ１８とオーバーラップして第１の抵抗値を有する第１のオーバーラップ部２４を含む。例文帳に追加

The first resistance element 20 includes a first overlapping portion 24 overlapping with the bump 18 and having a first resistance value. - 特許庁

バンプを有する集積回路装置内の抵抗値測定方法及び抵抗値調整方法並びに集積回路装置及び電子機器例文帳に追加

RESISTANCE VALUE MEASURING METHOD AND RESISTANCE VALUE ADJUSTING METHOD IN INTEGRATED CIRCUIT DEVICE HAVING BUMP, AND INTEGRATED CIRCUIT DEVICE AND ELECTRONIC DEVICE - 特許庁

温度変化による抵抗変化を含まずに半田バンプ接続部の微小な抵抗変化を高い分解能により正確に検出可能とする。例文帳に追加

To enable a minute variation in a resistance of a solder bump connection part to be detected correctly with a high resolution, without including any variation in the resistance due to temperature changes. - 特許庁

半導体素子１０の電極上に通常のバンプ２１の他に、少なくとも一つの抵抗体バンプ２２及び少なくとも一つの誘電体バンプ２３が形成されたバンプ付き半導体素子３００をプリント配線板４０に実装して、バンプ付き半導体素子のバンプ２１、抵抗体バンプ２２及び誘電体バンプ２３が配線層４９と電気的に接続された半導体装置４００を得る。例文帳に追加

A semiconductor element 300 with bumps, where at least one resistor bump 22 and at least one dielectric bump 23 other than regular bumps 21 are formed on an electrode of the semiconductor element 10, is mounted on a printed wiring board 40, and thus obtaining the semiconductor device 400 where the bumps 21, the resistor bump 22 and the dielectric bump 23 of the semiconductor element with bumps are electrically connected to a wiring layer 49. - 特許庁

更に、突出部１６は、バンプ電極２と配線層１１との接合力を増大させ、バンプ電極２での抵抗値を低減させる。例文帳に追加

Further, the protruding part 16 increases a bonding force between the bump electrode 2 and the wiring layer 11, thereby reducing the resistance value at the bump electrode 2. - 特許庁

実際の半導体チップのうち、回路をなすバンプに対応する２つのバンプの接合抵抗特性を確実に求めることができる接合抵抗値測定用半導体チップを提供する。例文帳に追加

To provide a semiconductor chip for measuring the junction resistance value which can securely obtain the junction resistance characteristics of two bumps corresponding to the bumps that form a circuit, in the actual semiconductor chip. - 特許庁

バンプ電極内の導電性突出部により、熱応力の緩和を図り、バンプ電極の剥離を防ぎ、バンプ電極での抵抗値が増大することを防止する半導体装置及びその製造方法を提供する。例文帳に追加

To provide a semiconductor apparatus relaxing a thermal stress by a conductive protruding part in a bump electrode, preventing peeling of the bump electrode, and preventing increase in resistance value at the bump electrode, and to provide a method of manufacturing the same. - 特許庁

一対のバンプ電極６、７の間に挟まれる抵抗体４表面には保護膜５（５１〜５２）が設けられている。例文帳に追加

On the surface of the resistor 4 put between the bump electrodes 6 and 7, protective films 5 (51-52) are provided. - 特許庁

蛇腹形状のゴム製バンプストッパが、圧縮限界に至るまでの圧縮過程において適度な圧縮抵抗力を発現させるようにする。例文帳に追加

To make proper compression resistance force exhibited in a compression process where a bellows-shaped rubber bump stopper reaches a compression limit. - 特許庁

樹脂コアバンプを用いて電子部品の接続抵抗を低減させることが可能な実装構造を提供する。例文帳に追加

To provide a mounting structure capable of reducing connection resistance of an electronic component using a resin core bump. - 特許庁

接合面積が５０％以上である低熱抵抗金属バンプを揺する半導体装置およびその製造方法を提供する。例文帳に追加

To provide a semiconductor device having metal bumps of low thermal resistance, whose junction area is ≥50%, and to provide a method of manufacturing the same. - 特許庁

バンプを有する半導体装置において、半導体素子の電源供給系の電気抵抗に起因する電圧降下を低く抑える。例文帳に追加

To provide a semiconductor device having a bump, which suppresses a voltage drop attributable to an electric resistance of a power supply system of a semiconductor element to a low level. - 特許庁

電気的な抵抗が小さく、高さのバラツキが少なく、接合強度に優れたバンプ電極の形成を可能とする。例文帳に追加

To form a bump electrode having a smaller electric resistance, less variation of the height thereof, and an excellent bonding strength. - 特許庁

比抵抗の低いヒータ層８０ａと比抵抗の高いキャップ層８０ｂとを含むヒータ部材８０を設け、その上に導電性の電極膜１２０を形成し、その上にめっきにより導電性のバンプ８４ａ，８４ｂを形成し、バンプ８４ａ，８４ｂをマスクとして不要な電極膜１２０を除去する。例文帳に追加

Heater members 80 including low resistivity heater layers 80a and high resistivity cap layers 80b are arranged, and conductive electrode films 120 are formed thereon, and conductive bumps 84a, 84b are formed on these electrode films by plating, then the unnecessary electrode films 120 are removed by taking the bumps 84a, 84b as masks. - 特許庁

半導体装置のバンプ電極と接触子との接触回数が増加することでバンプ電極と接触子の接触抵抗が増加することを抑制する。例文帳に追加

To restrain contact resistance between bump electrodes and contacts from increasing due to an increase in the number of times that the bump electrodes of a semiconductor device make contact with the contactors. - 特許庁

更に、Ｃｕメッキ層１４の突出領域は、バンプ電極２と配線層１２との接合力を増大させ、バンプ電極２での抵抗値を低減させる。例文帳に追加

The projecting region of the Cu plated layer 14 increases joint force between the bump electrode 2 and a wiring layer 12, and reduces the resistance value in the bump electrode 2. - 特許庁

第１の金属と第２の金属とは、融点の異なる金属をメッキ法で連続形成することで、バンプとボンディングパッドとの間の接触抵抗や接着強度を低下させずにバンプを形成することができる。例文帳に追加

The first and second metals can form a bump without reducing contact resistance and adhesion strength between the bump and the bonding pad, since metal having a different melt point is formed continuously by a plating method. - 特許庁

外部接続端子をバンプ電極で構成した半導体装置のバーンイン試験において、ソケット基板のパッド（電極）とバンプ電極との接触抵抗を安定に確保する。例文帳に追加

To stably secure a contact resistance between a pad (electrode) of a socket substrate and a bump electrode in a burn-in test for a semiconductor device of which the external connection terminal is composed of the bump electrode. - 特許庁

バンプを層間接続手段とする配線回路基板のバンプとそれに接続される金属層との接合部に酸化物が介在しないようにし、その接合部における電気的抵抗を小さくし、機械的強度を強くする。例文帳に追加

To enhance mechanical strength by not forming an oxide at the joint of the bump on a wiring circuit board having the bump as an interlayer connection means and a metal layer being connected therewith thereby reducing the electric resistance at that joint. - 特許庁

バンプ電極と配線との間に生じる接触抵抗、及び、バンプ電極と配線との間に働く接着力をそれぞれ均一化することができるので、当該間の電気的接続をより確かなものとすることができる。例文帳に追加

Contact resistance between the bump electrode and the wiring as well as an adhesive force working therebetween can be uniformized, respectively, so that electrical connection therebetween can be made firmer. - 特許庁

導電性ペーストを用いて低接続抵抗のバンプ接合が行える、低コストのバンプ付電子部品の実装方法および実装体を提供することを目的とする。例文帳に追加

To provide a method for mounting a bumped electronic part at a low cost by using conductive paste to realize bump junction of a low connection resistance, and also to provide a mounted body. - 特許庁

導電パッドから半田バンプへの金属拡散が抑制され、導電パッドと半田バンプとの接続抵抗が小さく、信頼性向上、高速化、及び高集積化を実現可能な半導体装置を提供する。例文帳に追加

To provide a semiconductor device that has suppressed metal diffusion from a conductive pad to a solder bump and low contact resistance between the conductive pad and the solder bump, and is capable of achieving improved reliability, high speed, and high integration. - 特許庁

液晶駆動装置５０には、バンプ接続評価端子ＢＳＨＴ１乃至３、バンプ接続抵抗測定端子ＢＳＴＳＴ１乃至３、位置合わせマーク（配線）ＩＡＭ１乃至３、接続配線、及びチップ内接続配線が設けられる。例文帳に追加

A liquid crystal driving device 50 includes bump connection evaluation terminals BSHT 1-3, bump connection resistance measurement terminals BSTST 1-3, alignment marks (wiring) IAM 1-3, connection wirings and connection wirings in a chip. - 特許庁

更に、半田バンプ２４が半田からなり、銅めっき１７が銅からなるため、異種金属間接触界面での電気抵抗が高いが、半田バンプ２４が回り込むことで、バイアホール１８を構成する銅めっき１７との接触面積が増え、半田バンプ２４と銅めっき１７との間の電気抵抗を低減することができる。例文帳に追加

Although electric resistance is high at the contact interface between different kinds of metal, i.e. solder of the solder bump 24 and copper of the copper plating 17, contact area with the copper plating 17 forming the via hole 18 is increased because the solder bump 24 is made to creep and electric resistance can be decreased between the solder bump 24 and the copper plating 17. - 特許庁

半導体チップ２を実装基板３１上の電極パッド３２に押圧する際に、半導体チップ２に設けた抵抗値測定用微小回路を利用して金属ボールバンプ４の電気抵抗値を電気特性測定部１３で測定しながら押圧する。例文帳に追加

When the semiconductor chip 2 is pressed onto the electrode pads 32 on the mounting substrate 31, the chip 2 is pressed while measuring the electric resistance value of the metallic ball bumps 4 by an electric characteristic measuring section 13 by utilizing a minute circuit for resistance value measurement provided on the semiconductor chip 2. - 特許庁

その後、駆動パルス信号印加時のコンデンサ８３の静電容量と、検出パルス信号印加時のコンデンサ８３の静電容量を比較することで、ＦＰＣ５０のランド５３と圧電アクチュエータ５のバンプ６２間の接触抵抗の基準の抵抗値に対する大きさの度合いを検出する。例文帳に追加

After that, by comparing the electrostatic capacity of a condenser 83 when driving pulse signals are applied with the electrostatic capacity of the condenser 83 when detection pulse signals are applied, the size of contact resistance between the land 53 of the FPC 50 and the bump 62 of the piezoelectric actuator 5 with respect to the reference value of resistance is detected. - 特許庁

バンプ形成時に、半導体素子の電極上に形成される表面保護膜により、段差が生じてしまい、バンプを形成した場合、この段差に対応した段差がバンプの先端面に形成され、バンプ先端面と基板の電極との接触面積を十分に確保できず、バンプと基板の電極との接合面における接合強度の低下、抵抗値の増加等の不具合が生じる。例文帳に追加

To prevent problems such as degradation of bonding strength at a bonding surface between a bump and a substrate electrode, resistance increase or the like. - 特許庁

バンプが形成される半導体素子の電極９を保護する表面保護膜１０を一部残存させた状態でバンプを形成することで、バンプの先端面と基板の電極との接合面積を確保し、バンプ先端面と基板の配線電極との接合強度の低下および接触抵抗の低下を防止する。例文帳に追加

The bonding strength between the top surface of the bump and the wiring electrode of the substrate, and the contact resistance are prevented by securing the bonding area between the top surface of the bump and the electrode of the substrate by forming the bump in the state, where a part of a surface protecting film 10 for protecting the electrode 9 of the semiconductor on which the bump is formed, is left. - 特許庁

半導体素子１１１の電極にバンプ１１２を設け、さらに、取付用部材１１４ｂを有する金属部材１１４に上記バンプ付き半導体素子を電気的に接続したことで、配線ワイヤを削除でき配線ワイヤに起因する浮遊インダクタンスや導通抵抗の低減を図ることができる。例文帳に追加

By forming bumps 112 on the electrodes of a semiconductor element 111 and electrically connecting the semiconductor element having the bumps to a metal member 114 having mounting members 114b, connecting wires can be eliminated, and stray inductance and conducting resistance caused by the connecting wires can be reduced. - 特許庁

電子機器類において、その電極／接合バンプの接触抵抗を低くし、かつ接合強度を高くすることができる、電子機器、バンプ接合された複合型電子機器、検出装置、受光素子アレイ、および、これらの製造方法を提供する。例文帳に追加

To provide an electronic apparatus that has reduced contact resistance of electrodes/joint bumps thereof and increased joining strength with respect to electronic apparatuses, a composite electronic apparatus constituted by bump joining, a detection device, a light receiving element array, and methods of manufacturing the same. - 特許庁

非導電性シートを突き破った導電性バンプを介して接続される非導電性シートを挟んだ導電性バンプ付基板シート間における抵抗値が小さくなるような多層プリント配線板が得られる多層プリント配線板製造方法を提供する。例文帳に追加

To provide a method of manufacturing a multilayered printed wiring board capable of providing a multilayered printed wiring board to reduce a resistance value between substrate sheets with conductive bumps sandwiching a nonconductive sheet and connected to each other through the conductive bumps smashing into the nonconductive sheet. - 特許庁

半導体装置の複数ある検査工程において、各検査工程でバンプ電極に接触する位置を他の検査工程とできる限り重ならないようにすることにより、検査時のバンプ電極との接触抵抗を低くし、安定化させることができる。例文帳に追加

In a plurality of inspection processes for semiconductor devices, positions at which the contactors make contact with the bump electrodes in each inspection process are kept from overlapping with those in another inspection process as far as possible, thereby making it possible to lower and stabilize contact resistance with the bump electrodes in inspection. - 特許庁

これにより導電粒子３ａと電極２およびバンプ５との接触点数を増やすことができるとともに、電極２とバンプ５間の隙間が短縮され、導電粒子３ａの含有量を増加させることなく低接続抵抗を実現することができる。例文帳に追加

As a result the number of contact points between the conductive particles 3a and the electrode 2 and between the particle and the bump 5 can be increased, and the gap between the electrode 2 and the bump 5 is reduced, and small connection resistance can be materialized without increasing the conductive particles 3a. - 特許庁

導電パターンと貫通電極の間の抵抗を低くし、かつ貫通電極と裏面電極であるバンプを一体に形成することができる半導体装置を提供する。例文帳に追加

To provide a semiconductor device allowing resistance between a conductive pattern and a penetration electrode to be reduced, and allowing the penetration electrode and a bump being a back electrode to be integrally formed. - 特許庁

半導体基板の一主面にアノード電極とカソード電極とが配置された構造において、各電極のバンプ間距離を十分に確保し、かつカソード領域面積を小さくしながら、寄生抵抗の増加を抑制する。例文帳に追加

To satisfactorily secure a distance between bumps of each electrode and to suppress an increase in parasitic resistance by decreasing a cathode region area in a structure with an anode electrode and a cathode electrode arranged on one main surface of a semiconductor substrate. - 特許庁

パワー素子とそれ以外の電気素子とを一つのチップに形成した複合ＩＣパッケージにおいて、パワー素子を含む各素子と当該各素子に対応するバンプとの間の配線抵抗を大幅に小さくする。例文帳に追加

To remarkably decrease wiring resistance between each element including a power element and a bump corresponding to the element in a composite IC package forming the power element and an electric element except the power element on one chip. - 特許庁

これら導体バンプ２ａ，２ｂが受動素子部材６の両端付近で接触することによりコンデンサーＣや抵抗Ｒなどの受動素子を多層板７ａの内部に形成する。例文帳に追加

By bringing the conductor bumps 2a and 2b into contact each other, near both the ends of the passive element member 6, a passive element such as a capacitor C and a resistor R is formed in the multilayer board 7a. - 特許庁

しかもそれぞれ上下再配線チップ上に配置される一対の再配線内に２つ以上の相互接続バンプが提供されることによって、電気信号の伝達経路上のインダクタンス及び抵抗が低減される。例文帳に追加

Moreover, since two or more interconnection bumps are offered in a pair of rewirings which are arranged on the upper and lower rewiring chips respectively, the inductance and resistance on the transmission route of an electrical signal are reduced. - 特許庁

配線回路形成用基板（銅部材）１のバンプ６と、積層によりそれと接続される銅層（銅箔）２との間の電気抵抗値を少なくし、電気的接続性をより良好にし、且つ安定性を高める。例文帳に追加

To reduce the electrical resistance between a bump 6 of a wiring circuit forming substrate (copper framework) 1 and a copper layer (copper foil) 2 connected with it by lamination, improve electrical connectivity and increase stability. - 特許庁

ＩＣチップやフレキシブル配線を配線基板に異方性導電材料を介して接続する際に、各バンプ間やライン状端子間で導通抵抗を相違させないような異方性導電材料を提供する。例文帳に追加

To provide an anisotropic conductive material which has no difference in conduction resistance between bumps and between linear terminals when an IC chip and a flexible wiring are connected to a wiring circuit board through the anisotropic conductive material. - 特許庁

回路パターンとバンプとの間の接触抵抗が低く、製造工程の短縮及び製造コストの低減を図ることが可能な配線基板及びその製造方法並びに複合配線基板を提供する。例文帳に追加

To provide a wiring board which has a low contact resistance between a circuit pattern and a bump and allows the manufacturing step and the manufacturing cost to be reduced, a manufacturing method thereof, and a composite wiring board. - 特許庁

バンプによるフリップチップ実装でありながら、熱抵抗を低減することができ、かつ、機械的強度も向上させた化合物半導体装置を実現する。例文帳に追加

To provide a compound semiconductor device in which the heat resistance is reduced and the mechanical strength is improved as well in spite of flip chip packaging with a bump. - 特許庁

フリップチップ実装型半導体装置において、半導体素子の電極端子とバンプとの接合部のコンタクト抵抗値を低くし、電気特性の向上を図る。例文帳に追加

To bring down the contact resistance value of the junction part between the electrode terminal of a semiconductor element and a bump, and to improve the electric characteristic of a flip chip mounting type semiconductor device. - 特許庁

低加重で液体吐出基板の裏面とバンプを熱抵抗の少ない状態で接合し放熱性に優れた安価なインクジェット記録ヘッドを提供することにある。例文帳に追加

To provide an inexpensive inkjet recording head excellent in heat radiation property in which the rear surface of a liquid ejection substrate and bumps are bonded under low pressure and a small heat resistance. - 特許庁

自動車の空気抵抗低減装置は、自動車のルーフ後端領域に設置され、該ルーフ表面からの高さが５ｍｍ以上且つ３０ｍｍ以下である、複数の凸状バンプから構成される。例文帳に追加

The air resistance reducing device of the automobile is installed in a roof rear end region of the automobile, and is formed of a plurality of projecting bumps where height from the roof surface is 5 mm to 30 mm. - 特許庁