「フリップフロップ記憶」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

フリップフロップ回路と強誘電体キャパシタとからなる半導体記憶装置の回路規模を削減する。例文帳に追加

To reduce the circuit scale of a semiconductor storage device comprising a flip-flop circuit and ferroelectric capacitors. - 特許庁

位相調整回路T1は、フリップフロップ回路FF1a〜FF3a、FF1b〜FF3bで記憶されたデータから連続する３つのデータを再生する。例文帳に追加

A phase adjustment circuit T1 recovers three consecutive data from data stored in the flip-flop circuits FF1a to FF3a, FF1b to FF3b. - 特許庁

フリップフロップにおける交叉配線の形成が容易であり、マージンを大きくとって製造することが可能である半導体記憶装置を提供する。例文帳に追加

To provide a semiconductor memory by which crossing wiring can be formed readily on a flip flop with a large margin. - 特許庁

半導体集積回路内部の記憶素子であるフリップフロップはチェーン状に接続されてスキャンチェーン１０１を構成している。例文帳に追加

Flip flops, a storage element inside a semiconductor integrated circuit, are connected in a chain shape to constitute a scan chain 101. - 特許庁

組み合わせ回路２から双方向端子に向けて出力されるテストデータを記憶するフリップフロップ２１が設けられている。例文帳に追加

A flip flop 21 is provided to store a test data output from the circuit 2 toward the bidirectional terminal. - 特許庁

各コンパレータS1、S2、S3は、対応する基準電圧と入力信号とを比較し、フリップフロップ回路FF1a〜FF3a、FF1b〜FF3bは、その比較結果を記憶する。例文帳に追加

Each of comparators S1, S2, S3 compares a corresponding reference voltage with an input signal, and flip-flop circuits FF1a to FF3a, FF1b to FF3b store their comparison results. - 特許庁

スイッチ１０５、１０６が導通状態にあれば半導体記憶装置１はＳＲフリップフロップ回路として動作する。例文帳に追加

When the switches 105 and 106 are in a conductive state, the semiconductor storage device 1 operates as an SR flip-flop circuit. - 特許庁

２つのデータを記憶できるスキャンフリップフロップ回路、およびレジスタファイルを提供することにある。例文帳に追加

To provide a scanning flip-flop circuit and a register file capable of storing two data. - 特許庁

これにより、Ｄタイプフリップフロップ２０３の記憶状態は解除されて出力Ｑはローレベルを出力し、電源の遮断が行われる。例文帳に追加

Thus, the storage state of the D type flip-flop 203 is released, a low level is outputted to the output Q to interrupt the power supply. - 特許庁

設計装置のセルライブラリに、３個のラッチ回路（Ｌ１、Ｌ２、Ｌ３）を備えるフリップフロップＦＦ１をスタンダードセルとして記憶する。例文帳に追加

A flip-flop FF1 is provided with three latch circuits (L1, L2 and L3) is stored as a standard cell, in a cell library for a design device. - 特許庁

ＲＡＭ２０４には、列方向に連続する４個の階調データが記憶され、これらの階調データはフリップフロップ２０５に保持される。例文帳に追加

In a RAM 204, four gradation data continuous in a column direction are stored, and those gradation data are held by a flip-flop 205. - 特許庁

トグルフリップフロップ２１はイネーブル信号ＥＮが立ち上がり遷移をするごとに記憶値を反転させて出力する。例文帳に追加

The toggle flip-flop 21 inverts and outputs a stored value each time the enable EN rises. - 特許庁

テストセル１２は、２つのメモリであるフリップフロップ２４とラッチ２６を有し、テストデータを記憶する。例文帳に追加

The test cell 12 has a flip-flop 24 and a latch 26 which are two memories, and stores test data. - 特許庁

上記速度性能測定回路は、第１データを記憶する第１フリップフロップ（ＦＦ１）と、上記第１データを遅延させて第２データを生成する第１遅延回路（ＤＥＬＡＹ１）と、上記第２データを記憶する第２フリップフロップ（ＦＦ２）とを含む。例文帳に追加

The speed performance measurement circuit comprises a first flip flop (FF1) for storing first data, a first delay circuit (DELAY1) which delays the first data to generate second data, and a second flip flop (FF2) for storing the second data. - 特許庁

さらに上記速度性能測定回路は、上記１フリップフロップの出力と上記第２フリップフロップの出力とを比較する第１比較回路（ＥＸＯＲ１）と、上記第１クロック信号のタイミングに従って上記第１比較回路の出力データを記憶する第３フリップフロップ（ＦＦ３）とを含む。例文帳に追加

The speed performance measurement circuit further comprises a first comparison circuit (EXOR1) which compares an output of the first flip flop with that of the second flip flop, and a third flip flop (FF3) which stores the output data of the first comparison circuit according to the timing of a first clock signal. - 特許庁

フリップフロップ群に記憶された制御情報に従って動作する電子機器において、フリップフロップ群の一部が非同期リセット入力端子からの外来ノイズの侵入によりリセットされ、異常状態となるのを検出する。例文帳に追加

To provide an electronic apparatus activated according to control information stored in a flip-flop group capable of detecting the occurrence of an abnormality state resulting from part of the flip-flop group being reset by the intrusion of external noise from an asynchronous reset input terminal. - 特許庁

また、ＷＤ回路１２には、例えばフリップフロップやカウンタ等よりなる記憶部１２ａが設けられており、ＣＰＵ１１へのリセット信号出力の都度、その履歴を表すリセット情報が記憶部１２ａに記憶される。例文帳に追加

The WD circuit 12 is provided with a storage section 12a comprising such as a flip-flop and counter, and each time a reset signal is outputted to the CPU 11, reset information indicating the history is stored in the storage section 12a. - 特許庁

Ｄフリップフロップ３１は外部信号接点２２の閉路に伴うストローブパルスによりこの基準位置新偏差値を基準位置偏差設定器１２へ与えると共に、記憶装置１３に記憶させる。例文帳に追加

The D flip-flop 31 applies this new reference position deviation value to a reference position deviation setter 12 by a strobe pulse with closing of an external signal contact 22 and stores it in a storage device 13. - 特許庁

記憶部１００を構成する第１から第４のフリップフロップ１２１〜１２４の出力信号と逆拡散符号記憶回路１０６の逆拡散符号とが第１から第４の乗算器１１１〜１１４でそれぞれ乗算される。例文帳に追加

The output signals of 1st to 4th flip-flops 121 to 124 which constitute the part 100 are multiplied by the inverse spread codes of the circuit 106 via the 1st to 4th multipliers 111 to 114 respectively. - 特許庁

制御部４の開放判定部４ｂは、フリップフロップ回路ＦＦ１に記憶されたＨｉのデータが記憶されているか否かにより扉の開放が検出されたか否かを判定する。例文帳に追加

The opening decision part 4b of a control part 4 decides whether the opening of the door is detected depending on whether the Hi data are stored in the flip-flop circuit FF1. - 特許庁

記憶装置の個数が多い場合でも、フリップフロップを削減することができ、テスト装置の面積増加を抑制することができる記憶装置用テスト装置を提供する。例文帳に追加

To provide a test device for a storage device for suppressing area increase of the test device, by reducing flip-flop, even when the number of the storage device is large. - 特許庁

バウンダリスキャンテスト回路１０６３の記憶手段２０９１から論理ブロック２１０内のフリップフロップ２１３へのパスを、前記フリップフロップ２１３の出力をバウンダリスキャンテスト回路１０６３へ入力する選択回路２０２を用いて検証し、バウンダリスキャンの動作制御のみで目的としているパスの縮退故障をテストすることができ、テストパターンを簡略化できる。例文帳に追加

A path from a memory means 2091 of the boundary scan test circuit 1063 to a flip-flop 213 in the logic block 210 is verified by using a selection circuit 202 for inputting an output of the flip-flop 213 into the boundary scan test circuit 1063, to thereby enable to test a stack fault of an aiming path only by operation control of boundary scan, and to simplify a test pattern. - 特許庁

クロックドスキャン・フリップフロップ（２）では、スリープモードの間演算信号値を記憶するのに診断データパス内のラッチ（１４）が再使用される。例文帳に追加

At clocked scan flip flop (2), a latch (14) in a diagnosis data path is reused for memorizing an operation signal value during sleep mode. - 特許庁

半導体記憶装置は、フリップフロップ回路１，２，３、入力されるコマンドを判定するコマンド判定回路４Ａ、および書込動作制御回路６を含む。例文帳に追加

A semiconductor memory comprises flip-flop circuits 1, 2, 3, a command discriminating circuit 4A discriminating an inputted command, and a write-in operation control circuit 6. - 特許庁

記憶トランジスタ（ｎＭＯＳトランジスタ）をサイドスペーサに電荷を注入することによりしきい値を制御可能なトランジスタで構成したインバータをクロス接続してフリップフロップを構成する。例文帳に追加

Inverters, in which storage transistors (nMOS transistors) are composed of transistors which can control threshold values by charging electric charges to a side spacer, are cross-connected to constitute flip-flops. - 特許庁

遅延素子１４はタイミング信号ＴＳを遅延させて第２のフリップフロップ１０６の保持タイミングを記憶素子１２からのデータ読出しタイミングに調整する。例文帳に追加

A delay element 14 delays the timing signal TS and adjusts holding timing of a second flip-flop 106 to data read-out timing from the storage element 12. - 特許庁

ＣＭＯＳフリップフロップ回路型メモリセルからなるメモリアレイを有する半導体記憶装置において、ノイズマージンを向上させ、読出し速度を速くさせるとともに、消費電力を低減させる。例文帳に追加

To improve noise margin, to increase read-out speed, and to reduce power consumption, in a semiconductor memory having a memory array consisting of CMOS flip-flop circuit type memory cells. - 特許庁

フリップフロップ回路等を用いた状態保持型の半導体記憶素子における、宇宙線ソフトエラー率計算において、高速で精度の高い計算を行う。例文帳に追加

To perform high speed and highly precise calculation at the time of calculating a cosmic ray software rate in a condition holding type semiconductor storage element using a flip flop circuit or the like. - 特許庁

メモリ部１へのアクセスを開始する前に、メモリ部１内の欠陥を持つ記憶領域を特定するための欠陥特定用データがヒューズ回路１０からスキャンフリップフロップＳＦＦ２に転送される。例文帳に追加

Before access to a memory section 1 is started, defect specifying data for specifying a storage area having the defect in the memory section 1 are transferred to a scan flip-flop SFF 2 from a fuse circuit 10. - 特許庁

ＡＮＤゲート７は、フリップフロップ６がセットされている間のみ、クロック信号をＡＤ変換器８に出力し、ＡＤ変換器８は、電流信号をデジタル信号に変換して、記憶回路９に出力する。例文帳に追加

An AND gate 7 outputs a clock signal to an analog-to-digital converter 8, only while the flip-flop 6 is set, and the alalog-to-digital converter 8 converts a current signal to a digital signal, and outputs it to a memory circuit 9. - 特許庁

水没センサ１０８が、窓降下用の操作スイッチ１０６と直列に接続されており、更に、水没センサ１０８の電気抵抗値変化をＲＳフリップフロップ１３０で記憶するので、確実な水没対応動作が可能となる。例文帳に追加

Since the submergence sensor 108 is connected in series to the window lowering operation switch 106, and the electric resistance value change of the submergence sensor 108 is stored in an RS flip flop 130, a sure operation responding to the submergence can be performed. - 特許庁

その後、呼び出し先のモジュールを記憶したＦＰＧＡデータメモリをシフトレジスタ４０に指定させ、呼び出し元のモジュールに復帰する際には、退避スタック４５に退避されたデータがフリップフロップ４３ｂに書き戻される。例文帳に追加

When an FPGA data memory storing the called module is specified, subsequently, to the shift register 40 and reset to a calling module, data retreated into the retreat stack 45 is rewritten to the flip-flop 43b. - 特許庁

自己ループＦＦ検出手段３は、対象回路１００において、接続先が自分に戻っている状態にあるフリップフロップを検出し、これをリセット必要ＦＦリスト５に記憶させる。例文帳に追加

A self-loop FF detecting means 3 detects a flip-flop of which the connection destination is returned to itself and stores the flip-flop in the reset requiring FF list 5. - 特許庁

メモリセルと冗長メモリセルの各々は、ビット線とワード線が絶縁体を介して交差する領域に設けられた記憶素子を有し、検査回路は複数のフリップフロップ回路とインターフェース回路を有する。例文帳に追加

Each of the memory cell and the redundant memory cell has a memory element disposed in an area in which a bit and a word line intersect each other via an insulator, and the inspection circuit has a plurality of flip-flop circuits and an interface circuit. - 特許庁

開放判定部４ｃは、フリップフロップ回路ＦＦ１乃至ＦＦ６により所定のデータが記憶されているか否かにより扉の開放が検出されたか否かを判定する。例文帳に追加

An opening decision part 4c decides whether or not the opening of the door is detected depending on whether the prescribed data are stored by the flip-flop circuits FF1-FF6. - 特許庁

扉の開放を検出し、扉開放スイッチＳＷ１は、扉の開放が検出された場合、フリップフロップ回路ＦＦ１乃至ＦＦ６により記憶された所定のデータを消去する。例文帳に追加

The opening of the door is detected, and a door opening switch SW1 erases the prescribed data stored by the flip-flop circuits FF1-FF6 when the opening of the door is detected. - 特許庁

リコンフィギュラブルロジック装置において、ルックアップテーブル１１は、コンフィギュレーションデータを不揮発的に記憶する手段として、強誘電体素子のヒステリシス特性を利用した不揮発性フリップフロップＦＦを有する。例文帳に追加

In the reconfigurable logic device, a lookup table 11 has a nonvolatile flip-flop FF using a hysteresis characteristic of a ferroelectric element as means for storing configuration data in a nonvolatile manner. - 特許庁

第１のフリップフロップ１０２とセレクタ１０４を介して入力する入力パターンＡＸはそれらの素子により遅延して記憶素子１２に供給される。例文帳に追加

An input pattern AX inputted via a first flip-flop 102 and a selector 104 is delayed by these elements and supplied to the storage element 12. - 特許庁

先頭ＦＦ検出手段２は、対象回路１００の入力ポート１０１，１０２に接続されている最初のフリップフロップを検出し、これをリセット必要ＦＦリスト５に記憶させる。例文帳に追加

A head FF detecting means 2 detects first flip-flops connected to input ports 101, 102 of an object circuit 100 and stores the flip-flops in a reset requiring FF list 5. - 特許庁

メモリ部１への書き込みアクセスの際に、欠陥判定回路２において書き込み対象の記憶領域に欠陥があると判定されると、メモリ部１への書き込みデータはスキャンフリップフロップＳＦＦ５に書き込まれる。例文帳に追加

When presence of defect in the write-in objective storage area is determined by a defect determination circuit 2 at the writing access to the memory section 1, the write data to the memory section 1 are written into the scan flip-flop SFF 5. - 特許庁

ＴＲＵＥ側記憶トランジスタおよびＢＡＲ側記憶トランジスタと、両記憶トランジスタのドレインと対応するビット線との間に接続された選択トランジスタと、２つの選択トランジスタのゲートに接続されたワード線と、２つのＣＭＯＳインバータをクロス接続して構成されたフリップフロップと、各記憶トランジスタのドレインとフリップフロップの対応する入出力部との間に接続された２つのゲートトランジスタとを備える。例文帳に追加

A semiconductor storage device includes: the TRUE side storage transistor and BAR side storage transistor; selection transistors connected between drains of both storage transistors and corresponding bit lines; a word line connected to gates of two selection transistors; a flip-flop composed by cross connecting two CMOS inverters; and two gate transistors connected between the drains of respective storage transistors and corresponding input/output section of the flip-flop. - 特許庁

外部からの映像信号の取り込み動作に使う記憶素子全てに同一のクロックを直接入力することで同期回路化した上で、記憶素子にエッジトリガフリップフロップを採用し、これらを直列に接続してシフトレジスタを形成する。例文帳に追加

A synchronizing circuit is fabricated by directly inputting the same clock signals to the all memory elements used for capturing external video signals, and an edge trigger flip-flop is employed to the memory element and is connected in series to configure a shift register. - 特許庁

１ポートＳＲＡＭや、読出しおよび書込みの動作が同時に行なわれる２ポートＳＲＡＭのようなフリップフロップ型メモリセルを備えた半導体記憶装置において、スタティックノイズマージンの改善と書き込みレベルの改善とを同時に実現できるようにする。例文帳に追加

To provide a semiconductor memory including flip-flop type memory cells such as 1-port SRAM or 2-port SRAM in which read and write operations are simultaneously performed, wherein a static noise margin and a write level are simultaneously improved. - 特許庁

ＳＲＡＭ、レジスタファイル等のメモリマクロの低電力化のため、電源電圧、基板電圧等の制御を行う制御値を設定するフリップフロップ等の記憶回路は、制御を行う対象、状態数に従って増加し、制御対象、状態数が多い場合は、面積が増加してしまう。例文帳に追加

To solve problems that storage circuits such as a flip-flop for setting control values to control a power source voltage, substrate voltage, etc., increase in accordance with objects to be controlled and the number of conditions, and an area is increased when the number of conditions is large, for the sake of power reduction of memory macro such as a SRAM or a register file. - 特許庁

監視回路２１３のフリップフロップ及びアンド回路で判定信号２０３から幅信号を生成し、その幅信号の値によって電源異常を検出し、その幅信号を検出順に記憶すると共に、ホストコンピュータ２４０へ割込リードデータ２０９として送出する。例文帳に追加

A flip-flop and an AND circuit of a monitor circuit 213 generates a width signal from the decision signal 203, power source abnormality is detected from the value of the width signal, and the width signal is stored in the detection order and sent out as interruption read data 209 to a host computer 240. - 特許庁