「並列試験」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

よって、性能判定のための信号処理と、ＣＣＤの取り出し、および次のＣＣＤの配置とが並列的に行われ、試験時間の短縮を実現できる。例文帳に追加

Consequently, signal processing for performance determination, retrieval of the CCD, and arrangement of the next CCD are carried out in parallel, and the test time can be shortened. - 特許庁

複数の探触子の受信側端子を試験装置本体の電気信号の受信端子に並列接続し、複数の探触子１０からの受信信号を同時に表示可能に構成する。例文帳に追加

The receiving signal from the plurality of the probes 10 are capable of simultaneous display with the constitution parallel connecting the receiving terminals of the plurality of probes and the receiving terminals of the electric signal of the testing device body. - 特許庁

メモリ・セルの複数の配列（配列Ａ、Ｂ）と；複数の取り込みセル１０の各々に並列接続された被試験入力信号用バス（アナログ信号用ライン）とを具えている。例文帳に追加

This structure is provided with a plurality of arrangements (arrangement A, B) of memory cells, a bus for input signals to be tested (line for analog signal) connected in parallel to each of the plurality of fetch cells. - 特許庁

被測定デバイスの端子数の増加、並列測定数の増加に伴う回路規模の増大を防ぎ、小型かつ低消費電力な半導体試験装置を実現する。例文帳に追加

To prevent a circuit scale accompanied to increase of the number of terminals of a measured device and the number of parallel measurement from increasing, to miniturize a size, and to attain a low electric power consumption. - 特許庁

可撓性絶縁基板１の表面に導電回路２を形成し、該導電回路２が２本以上の導電路を平行に配置し、かつ並列接続した回路からなる試験用プリント配線基板１０とする。例文帳に追加

The test printed wiring board 10 has a conduction circuit 2 formed on the surface of a flexible insulating substrate 1, the conduction circuit 2 having two or more conductive paths arranged parallel and connected to each other in parallel. - 特許庁

２本の光ファイバ６，７を同じ環境下で並列に設置し、これらの光ファイバに同じ試験光を入射してＢ−ＯＴＤＲ測定を行い、各ファイバ６，７のブリルアン周波数シフトを求める。例文帳に追加

Two optical fibers 6, 7 are installed in parallel under the same environment, and the same test light is allowed to enter the optical fibers and B-OTDR measurement is performed, to thereby find Brillouin frequency shifts of each fiber 6, 7. - 特許庁

直列接続される切替回路部２０はそれぞれ、試験対象のバッテリ２１に直列接続されたスイッチ２２と、この直列回路に並列接続されたスイッチ２４と、両端電圧を検出する検出部２５を含む。例文帳に追加

Switching circuits 20, which are connected in series, include each a switch 22, which is connected in series to a battery 21 to be tested, a switch 24, which is connected in parallel with this series circuit, and a detector 25, which detects a voltage across it. - 特許庁

いくつかの同一の集積回路チップを、テスタと各チップとの間の２つの物理的接点を介して非同期動作で並列に試験する方法を提供する。例文帳に追加

To provide a testing method, in which some of same integrated circuit (IC) chips are tested, in parallel with asynchronous actions via two physical connections between a circuit tester and each chip. - 特許庁

複数のメモリバンクとコントローラとデータ処理プロセッサとを備え、測定の実行とデータ処理を並行して行う半導体試験装置と並列処理方法。例文帳に追加

To provide a semiconductor testing device and a parallel processing method for it having a plurality of memory banks, a controller, and a data processing processor for performing measurement and data processing in parallel. - 特許庁

試験対象１３である巻線機器と並列に異常検出用コンデンサ３１が設けられ、該コンデンサ３１の接地側の電流が電流測定センサ３２にて測定される。例文帳に追加

A capacitor 31 for abnormality detection is provided in parallel with a winding device being a test object 13, and current on a ground side of the capacitor 31 is measured by a current measurement sensor 32. - 特許庁

液槽式冷熱衝撃試験装置１３の装置本体１４の下方に低温槽１５及び高温槽１６が断熱層１７を介して並列状態に設置されている。例文帳に追加

A low-temperature tank 15 and a high-temperature vessel 16 are installed in parallel via an insulating layer 17 in a lower part of a device main body 14 of the liquid tank type thermal shock testing device 13. - 特許庁

ＳＭＥＳ用コイル性能評価試験装置１は、ＳＭＥＳコイル２を励磁するための電源装置３と開閉装置４とを直列に接続した直列回路に、半導体スイッチ素子５と抵抗６とを並列に接続して構成される試験電圧発生用ユニット７を少なくともニ以上直列に接続したことを特徴とする。例文帳に追加

In a coil performance test device 1 in an SMES, at least two or more of series circuits of test voltage generating units 7 each forming a parallel circuit of a semiconductor switching element 5 and a resistance 6 are connected to a series circuit of a power supply 3 for exciting an SMES coil 2 and a switch 4. - 特許庁

外部から供給される直列データを並列データに変換する入力変換部４２と、並列データの各データをそれぞれ書き込む複数のメモリセル領域１６ａ、１６ｂと、各メモリセル領域１６ａ、１６ｂから読み出されるデータにより生成される並列データを直列データに変換する出力変換部４４とを備えた半導体集積回路において、試験モード時に、各メモリセル領域１６ａ、１６ｂから読み出される並列データを論理演算する演算部５６を備えたことを特徴とする。例文帳に追加

In this case, the circuit is provided with an arithmetic part 56 for logically operating the parallel data read of each memory cell 16a, 16b on the rest mode. - 特許庁

入力信号ＩＮ１〜ＩＮｍに対応した出力期待値のパターンデータＰＴＮが、試験入力端子９から直列に入力され、Ｓ／Ｐ変換器７で並列データに変換されて比較器５の第１の入力側に与えられる。例文帳に追加

The pattern data PTN of the output expected values corresponding to input signals IN1-INm are inputted in series from a test input terminal 9, converted into parallel data by a S/P converter 7, and fed to a first input side of a comparator 5. - 特許庁

ＰＷＭコンバータ２から蓄電池３およびインバータ４にかけての通電路にダイオード１１を設け、このダイオード１１と並列に常閉接点１２を接続し、蓄電池３の試験に際しＰＷＭコンバータ２の出力電圧を低減するとともに常閉接点１２を開放作動する。例文帳に追加

A diode 11 is provided in a current-carrying path from a PWM converter 2 over to a storage battery 3 and an inverter 4, a normally-closed contact 12 is connected in parallel to this diode 11, the output voltage of the PWM converter 2 is reduced on testing the battery 3, and also the normally- closed contact 12 is open when testing the storage battery 3. - 特許庁

複数種のリガンドの各々を繊維に固定化し、各々の繊維を平板状の基体上に並列させて固定し、繊維に対して直角方向に裁断することにより、各々のリガンドに特異的に結合する生物学的活性物質を検出するためのストリップ状の試験片を製造する。例文帳に追加

Two or more kinds of ligands are immobilized on fibers, respectively, the respective fibers are juxtaposed and fixed to a flat plate-like base body, and the base body is cut in a right-angled direction to the fibers, whereby a strip-like test piece for detecting a bioactive material specifically bonded to each ligand is prepared. - 特許庁

直流電源の正，負端子間に小電流用と，大電流用のスイッチングアームを並列に設け，該アームを構成するスイッチング素子の直列接続点にリアクトルを介して被試験体の一端を接続し，他端を電圧蓄積回路の一端に接続する。例文帳に追加

Switching arms for a small current and a large current are provided in parallel between the positive and negative terminals of a DC power source, and one end of the test specimen is connected via reactor to the series junction between switching elements constituting the arm, and the other end is connected to one end of a voltage accumulating circuit. - 特許庁

本システムおよび方法は、任意のチップのＤＵＴの全ての並列ストレスを実施してストレス時間を短くし、それから、そのチップの他のＤＵＴをストレスがかかった状態に保ってリラクゼーションが起こるのを防ぎながら、そのチップの各ＤＵＴを個々に試験することができるようにする。例文帳に追加

In the system and method, parallel stress is applied to all DUTs in an arbitrary chip to shorten stress time, and then while preventing the generation of relaxation by holding the other DUTs of the chip at a stressed state, each DUT of the chip can be individually tested. - 特許庁

複数のＤＵＴの入力端子を並列接続して試験信号を同時に印加するように構成された半導体試験装置において、 前記複数のＤＵＴは共通のＤＵＴインタフェースボードに実装され、前記複数のＤＵＴに分岐配線する配線パターンは１箇所の分岐点で分岐され、この分岐点から各ＤＵＴ点までが等しい長さになるように形成されていることを特徴とするもの。例文帳に追加

In this semiconductor testing device constituted so that input terminals of the plurality of DUTs are connected in parallel, and that a test signal is applied thereto simultaneously, the plurality of DUTs are mounted on a common DUT interface board, and a wiring pattern distributed in the branched state to the plurality of DUTs is branched at one branch point, and formed so that each length from the branch point to each DUT point is set to be equal. - 特許庁

可撓性材料で形成され横方向に並列して形設された複数の液収容部を有する試験管代用袋を使用し、その各液収容部に２種類の液体を分注して混合する場合に、液収容部内の液体を上端開口からこぼしたり押し出したりすることなく、混合溶液を攪拌して確実に混和させることができる装置を提供する。例文帳に追加

To provide a device which uses a bag substitute for a test tube having a plurality of liquid storage parts formed of a flexible material and provided side by side in a horizontal direction, and can stir and mix the mixed solution without spilling or pushing-out the liquid in each liquid storage part from the opening of the upper end when two kinds of liquids are dispensed into respective liquid storage parts and are mixed. - 特許庁

第２および第３のテスト用回路は、電気的に並列に設けられた複数のテスト用素子と、電子デバイスの試験時において、それぞれのテスト用素子を順次オン状態に制御する選択部と、選択部が順次オン状態に制御したテスト用素子のそれぞれの端子電圧を、電子デバイスの識別情報として出力する識別情報出力部とを有してよい。例文帳に追加

The second and third testing circuits may have respectively a plurality of testing elements provided electrically in parallel, a selection part for controlling each testing element in the on-state successively at the test time of the electronic device, and a discrimination information output part for outputting each terminal voltage of the testing element controlled in the on-state successively by the selection part as discrimination information of the electronic device. - 特許庁

音響管１１の音源１４と試験体１５との間に、音響管１１内の音圧を計測する第１乃至第４の測定用マイクロホン１６−１〜１６−４を音響管１１の長手方向に並列的に配置し、計測した４点の長手方向位置間の第１乃至第４の音圧信号Ｐ１〜Ｐ４に基づいて第１乃至第３の特性インピーダンスを算出する。例文帳に追加

First to fourth measurement microphones 16-1 to 16-4 measuring sound pressure in an acoustic tube 11 are arranged between a sound source 14 of the acoustic tube 11 and a test piece 15 in parallel along a length of the acoustic tube 11, and first to third characteristic impedances are calculated upon the basis of measured first to fourth sound pressure signals P1-P4 among four lengthwise positions. - 特許庁

又、本発明による目地部止水部材は、目地部止水部材の両側に在る係止部に複数の区画に分割してある並列状の突起を形成することを特徴としており、さらに、本発明による試験装置は、漏洩確認試料の供給を受け定着具に被せて閉塞する外管と、外管の内部に装備されてアンカーボルトと螺合する中管とから構成されている。例文帳に追加

In this joint sealing member 1, juxtaposed projections with a plurality of divided sections are provided to locking parts situated on both sides of the joint sealing member 1, and further the test apparatus 3 is made up of an external pipe covering the fixing member 2 for receiving and closing the supply of the leakage confirmation sample, and an intermediate pipe equipped inside the external pipe and screwed with anchor bolts. - 特許庁

ＴＡＰはそのＴＡＰブロック内に、線形フィードバックシフトレジスタ、複数入力のシグニチャレジスタ、ステップカウンタ、シフトカウンタ、ステップ／シフトコントローラ及びＭＩＳＲマスクレジスタ等を含み、ＴＡＰ回路を用いてＢＩＳＴ試験パターンを自動的に作成すると同時にこれらをデジタル回路全体にわたる複数の並列スキャンパスへとロードすることが出来る。例文帳に追加

The TAP includes in its TAP block a linear feedback shift, register, a signature register with a plurality of inputs, a step counter, a shift counter, a step/shift controller, an MISR mask register, etc., and is capable of automatically creating BIST test patterns through the use of a TAP circuit and simultaneously loading them to a plurality of parallel scan paths over a whole digital circuit. - 特許庁

並列する試験相以外の相を防護部材で覆わなくとも安全に接続用端子を高電圧母線へ接続することができ、また、作業員が常時保持することなく、接続用端子を高電圧母線への接続状態を維持させることが可能な、配電塔人工接地用接続端子を提供することにある。例文帳に追加

To provide a connection terminal for power distribution tower artificial grounding, capable of safely connecting the connection terminal to a high-voltage bus bar, without covering phase other than a parallel test phase with a protection member, and maintaining the connection state of the connection terminal to the high-voltage bus bar, without requiring continuous holding by an operator. - 特許庁