「仮想メモリ」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

システム制御部１２０を通じて時計回路１２５から取得されるコンテンツデータの作成日時だけでなく、システム制御部１２０を通じてスケジュールメモリ１２３から取得されるスケジュール情報の日時に関する情報をも考慮して、システム制御部１２０とドライブ制御部１０６とが協働し、コンテンツデータを利用するための管理情報の登録場所である仮想フォルダを特定する。例文帳に追加

A virtual holder storing management information for utilizing content data is specified by cooperation of a system control part 120 and a drive control part 106 in consideration of preparation date of content data obtained from a clock circuit 125 through a system control part 120 as well as information about date of schedule information obtained from a schedule memory 123 through the system control part 120. - 特許庁

フラッシュメモリ制御部１１は、消去領域ポインタ記憶領域１３ｂにアクセスして、データ消去要求による消去対象のデータが記憶される領域、つまり、物理ブロックアドレス“３”が対応付けられた物理ブロックの０ページ目から３１ページ目までの３２ページ分の領域を仮想消去領域として設定する。例文帳に追加

The flash memory control part 11 accesses a deletion area pointer storage area 13b, and sets an area in which data to be deleted by the data deletion request is stored, that is, an area of 32 pages from the O page to the 31 page of the physical block associated by the physical block address 3 as a virtual deleted area. - 特許庁

本発明の携帯電話機１０１は、スクリプト或いはJavaプログラム１０７のサブルーチンごとに、ネイティブコード１３１、第１コード１１９、及び第２コード１２１を記憶するメモリと仮想マシン１５３と、プロセッサ１１３と、第１コード１１９から第２コード１２１を生成するプリコンパイル回路１７３とを備える。例文帳に追加

This portable telephone set 101 is provided with: a memory for storing a native code 131, a first code 119, and a second code 121 for each subroutine of a script or a Java program 107; a virtual machine 153; a processor 113; and a pre-compile circuit 173 for generating a second code 121 from the first code 119. - 特許庁

サーバ計算機１０-1のＶＭＭ１２-1上に配置されるスローダウン検出機構１２２-1は、ＶＭ１１-1の使用する仮想化されたメモリ領域（に割り当てられる共有管理領域１２１-1）内の定期更新領域に対するＶＭ１１-1による更新状況を監視することでＶＭ１１-1のスローダウン状態を検出する。例文帳に追加

A slowdown detection mechanism 122-1 arranged on a VMM12-1 of the server computer 10-1 monitors the update circumstances by the VM11-1 to a periodic update area in a virtualized memory area (a shared management area 121-1 assigned to which) to be used by the VM11-1 in order to detect the slow-down state of the VM11-1. - 特許庁

３次元仮想空間内のオブジェクト３０について生じる、時間的に連続した形で表現される形の効果音に対応した一つの音源データをメモリ３から読み出す手順、読み出された一つの音源データの音量ＶＬを、ランダムに変化させて効果音データを生成する効果音データ生成手順、生成された効果音データを、音出力手段１０に出力する手順、から構成される。例文帳に追加

This game software is constituted of a process of reading sound source data corresponding to a sound effect generated on an object 30 in a three-dimensional virtual space and expressed in a temporally sequential form, a sound effect data generation process generating sound effect data by randomly changing the volume VL of the read sound source data, and a process of outputting the generated sound effect data to a sound output means 10. - 特許庁

携帯無線電話機１００のメモリの所定の記憶領域に制御部２１のマイクロプロセッサの機械語に依存しない所定の言語で作成したアプリケーションプログラム３００を補助記憶装置２００からロードし、該ロードしたアプリケーションプログラム３００を仮想マシン４００により解釈して制御部２１２より実行する。例文帳に追加

By this control method, an application program 300 which is generated in a specific language having no dependency on the machine words of a microprocessor of a control part 21 is loaded to a specific storage area of a memory of a portable radio telephone set 100 from an auxiliary storage device 200, and the loaded application program 300 is interpreted by a virtual machine 400 and executed by the control part 21. - 特許庁

画像ファイルとともに、実フォルダ階層と仮想フォルダ階層との対応関係を示す情報及びユニークＩＤを有するスクリプトファイルとが書き込まれているＣＤ−Ｒが装着されると、ＣＤ−Ｒ内のユニークＩＤと同じユニークＩＤを有するスクリプトファイルが装置内の内部メモリに記憶されているか否かを判別する（ステップＳ１４）。例文帳に追加

When a CD-R in which a picture file and a script file having information indicating the corresponding relation of an actual folder hierarchy and a virtual folder hierarchy and unique ID are written is mounted, whether or not a script file having the same unique ID as the unique ID in the CD-R is stored in the inside memory of the device is judged (step S14). - 特許庁

復号化機能検査時には、ＣＰＵ４は、予め検査用データＤ１５〜Ｄ０を符号化し仮想検査ビットＤ２０〜Ｄ１６が生成され付加されたデータを誤り訂正回路１２を機能させない状態でメモリ３に対して書き込ませ、書き込まれたデータについて誤り訂正回路１２に復号化させた状態で読み出して照合することにより検査を行う。例文帳に追加

During decoding function inspection, the CPU 4 writes data obtained by encoding inspection data D15 to D0 in advance and generating and adding virtual inspection bits D20 to D16 into the memory 3 without operating the error correction circuit 12, and performs inspection by reading and collating in the decoded state of the written data by the error correction circuit 12. - 特許庁

その際に、第１のブレードおよびクライアントをフリーズさせ、次いで、クライアントの仮想ストレージにおける現在アドレスされている位置に対するポインタおよびクライアント・コンピュータに関連付けた第１のブレード・サーバにおける正確なメモリ・マップを、クライアントのＩＰアドレスと共に、第２のブレード・サーバに送信する。例文帳に追加

In this case, the first blade and client are frozen, and then a pointer to the currently addressed location in a client's virtual storage and an exact memory map in the first blade server that is associated with the client computer are sent to the second blade server along with a client's IP address. - 特許庁

ヘッド位置制御方法及びディスク装置に関し、ディスク装置内にディスクの偏心を補正するための情報を格納するための専用のメモリを設けることなく、且つ、データの面密度を極端に落とすことなく、トラックと略一致する仮想円軌跡を走査するようにヘッドの位置を制御することを目的とする。例文帳に追加

To control the position of a head so as to scan a virtual circular track that almost coincides with a track without providing a dedicated memory for storing information for correcting disk eccentricity in a disk drive and without lowering data surface density extremely, in a head position controlling method and the disk drive. - 特許庁

回路エミュレータ用のリソースボードは、プログラマブル論理デバイス（ＰＬＤ）とランダムアクセスメモリ（ＲＡＭ）のような他のエミュレーションリソースを具備し、ハードワイヤードでネットワークベースの仮想信号通路を用いてリソースボード上のエミュレーションリソースと、他のリソースボード上に取り付けられたリソース及びワークステーション並びに他の外部機器の間に柔軟に信号を送る。例文帳に追加

A resource board for a circuit emulator holds other emulation resources such as a programmable logic device (PLD) and a random access memory (RAM), and employs both hard-wired and network-based virtual signal paths to flexibly route signals between the emulation resources on the resource board and resources mounted on other resource boards, workstations and other external equipment. - 特許庁

本発明は一般に、ＩＢＭ ＥＳＡ／３９０やＲＳ／６０００システムなどの、共用メモリ・マルチプロセッサ・システムに関し、特に、複数のＣＰＵの間で、第２レベルの変換索引バッファ（ＴＬＢ２）を共用することにより性能を向上し、仮想／絶対アドレス変換の結果をバッファリングするために必要とされるチップ面積を低減する方法及びシステムに関する。例文帳に追加

This invention, in general, refers to a shared memory multiprocessor system of IBM ESA/390 or RS/6000 system, or the like, and in particular refers to the method and the system that share, among a plurality of CPUs, the translation lookaside buffer(TLB2) of second level to improve the performance and reduce a chip area necessary for buffering the result of virtual/absolute address translation. - 特許庁