「命令カウンタ」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

プログラム・カウンタは、命令の第２バイトを指すため繰り上げられる。例文帳に追加

The program counter is carried for indicating the second byte of the instruction. - 特許庁

プログラムカウンタ制御部１０は、選択されたシーケンス制御命令ｆを解読し、次のプログラムカウンタ信号ｇを決定する。例文帳に追加

A program counter control part 10 decodes a selected sequence control instruction f, and decides the next program counter signal g. - 特許庁

けた送りカウンタは、けた送り、乗算、除算、および浮動小数点命令の際に用いられる。例文帳に追加

The Shift Counter is used during shifting, multiplication, division, and floating-point instructions.  - コンピューター用語辞典

プログラム・カウンタ７２が第１命令バイトを指すと、第１データ処理演算が開始される。例文帳に追加

When a program counter 72 indicates a first instruction byte, a first data processing operation is started. - 特許庁

命令実行部１２はアドレスカウンタ１４に基づいて先読みバッファ２２から命令及びデータを読み出し解読し実行する。例文帳に追加

An instruction execution part 12 reads/decodes/executes the instruction and data from the look-ahead buffer 22 based on an address counter 14. - 特許庁

その後、演算処理装置は、実行された結合済み命令に対するコミットを行う場合に、プログラムカウンタを２命令分更新する。例文帳に追加

After that, the operation processor updates a program counter by two instructions in case that commitment is made to the combined instructions thus executed. - 特許庁

プログラムカウンタは、次サイクルの超長命令の先頭部分が格納されている先頭メモリバンクを指す命令アドレスを出力する。例文帳に追加

The program counter outputs an instruction address that indicates a leading memory bank storing a leading part of a very long instruction of the next cycle. - 特許庁

前記オペランドとして処理した命令を含む当該分岐命令の命令語長をプログラムカウンタ８に出力してプログラムカウンタ８のアドレスを更新させるとともに、この分岐命令（ＢＪＭＰ）のときはキューバッファ２のフラッシュを行わない。例文帳に追加

The instruction word length of the branching instruction including the instruction processed as the operand is outputted to a program counter 8, the address of the program counter 8 is updated and a queue buffer 2 is not flashed at the branching instruction (BJMP). - 特許庁

命令解析手段１が、プログラムカウンタの値を擬似レジスタ格納手段５から読み出し、読み出した値を命令アドレスとして、擬似命令キャッシュ格納手段３から命令コードを読み出す。例文帳に追加

An instruction analyzing means 1 reads the value of program counter from a pseudo register storing means 5, and reads an instruction code from a pseudo instruction cache storing means 3 by suing the read value as an instruction address. - 特許庁

オペコードフィールドがＶＬＩＷコプロセッサ命令を示す場合、プログラムカウンタ管理部１１０は同時発行命令数フィールドに応じてプログラムカウンタの増分値を制御する。例文帳に追加

If the operation code filed indicates a VLIW coprocessor instruction, a program counter management portion 110 controls an increment value of a program counter in accordance with the simultaneously issuable instruction count filed. - 特許庁

プログラムカウンタ制御部１５は、検証対象回路部１１と複製回路部１２との命令実行間隔が所定の遅延命令数を保つようにそれぞれのプログラムカウンタＰＣ１、ＰＣ２の更新を制御する。例文帳に追加

A program counter control part 15 controls update of respective program counters PC1, PC2 such that the instruction execution interval between the verification target circuit part 11 and the duplication circuit part 12 maintains the prescribed number of the delay instructions. - 特許庁

また、補正実行命令Ｓ５は自走ＰＣＲカウンタ５に入力され、自走ＰＣＲカウンタ５は、補正部２によるリニアスケーリング補正の補正量に応じて、カウンタ値Ｋ３を補正する。例文帳に追加

Also, the correction execution instruction S5 is input to a self-running PCR counter 5, and the self-running PCR counter 5 corrects the counter value K3 in accordance with the correction amount of the linear scaling correction by the correction part 2. - 特許庁

最下位エントリにある命令の命令実行時に、カウンタ３の値とレジズタ５の設定値が比較器４で比較され、カウンタ値＞設定値（タイムアウト）で割込み論理７に通知がされ、これにより割込みハンドラが起動され、当該命令に関する情報が記録される。例文帳に追加

When the instruction in the lowest-order entry is executed, a comparator 4 compares the value of the counter 3 with the set value of the register 5 and informs interruption logic 7 of counter value > set value (time-out) in such a case to actuates an interruption handier, so that information regarding the instruction is recorded. - 特許庁

過去に実行された分岐命令のアドレスと履歴カウンタを分岐情報ＲＡＭ１３に記録し、命令フェッチ時に分岐命令を検出したときに、予測された分岐先アドレスを分岐情報ＲＡＭ１３と大小判定回路１７でプログラムフェッチカウンタ８に設定する。例文帳に追加

The addresses of branch instructions which were executed in the past and a history counter are recorded in a branch information RAM 13 and when a branch instruction is detected at instruction fetch time, a predicted branch-destination address is set in a program fetch counter 8 by the branch information RAM 13 and a large/small decision circuit 17. - 特許庁

プログラムＲＡＭ２は、複数の命令を複数のエリアに各々記憶し、プログラムカウンタ１から出力されるアドレスデータＡＤＲにより指定されたエリア内の命令を命令デコーダ３に供給する。例文帳に追加

A program RAM 2 stores a plurality of instructions in the plurality of areas respectively and supplies the instruction in the area specified by the address data ADR output from the program counter 1 to an instruction decoder 3. - 特許庁

命令デコーダ３が、定期的に実行されるウォッチドッグタイマ初期化命令をデコードし、カウンタ１のカウント数を初期化する命令パルスを生成する。例文帳に追加

An instruction decoder 3 decodes a watch dog timer initialization instruction to be cyclically executed, and generates an instruction pulse for initializing the number of counts of a counter 1. - 特許庁

トレース制御回路１０５は、実行中の命令が分岐命令である場合、その命令を示すカウンタ値を専用ＲＡＭ１０６に順次記憶させる。例文帳に追加

When an instruction being executed is a branch instruction, a trace control circuit 105 stores the counter value indicating the instruction in the dedicated RAM 106 in order. - 特許庁

このクロック信号は命令解読制御部１１が命令の実行制御のために用いられ、カウンタ５２によるカウントアップは、命令実行の度になされる。例文帳に追加

This clock signal is used for controlling the execution of an instruction in an instruction decoding control part 11 and each time an instruction is to be executed, counting-up is performed by the counter 52. - 特許庁

命令ＲＯＭ１２に格納されている命令のうち、プログラムカウンタ１１から指示されたアドレスの命令が出力されてこれがマルチプレクサ１５に入力される。例文帳に追加

The instruction of an address instructed from a program counter 11 is outputted among instructions stored in an instruction ROM 12 and it is inputted to a multiplexer 15. - 特許庁

分岐条件で指定された条件が満たされていれば、命令無視カウンタ２１７に命令無視カウント値を設定し、フリップフロップ２１８をセットして、その値分の命令の処理を回避する。例文帳に追加

When conditions specified by branch conditions are met, an instruction ignoring count value is set in an instruction ignoring counter 217, a flip-flop 218 is set, and the process of instructions as many as the value is evaded. - 特許庁

アドレス判定部５１０は、プログラムカウンタ３５０からの命令アドレスが、入力値設定命令アドレステーブル５２０における命令アドレスと一致するときに、その命令アドレスに対応する区間識別情報を実行データ保持部４４０に出力する。例文帳に追加

An address determination unit 510, when an instruction address from a program counter 350 matches an instruction address in the input value setting instruction address table 520, outputs section identification information corresponding to the instruction address to an execution data holding unit 440. - 特許庁

１サイクルに複数の命令を発行し得るデータ処理装置における分岐予測機構150-1,150-2 は、命令アドレスカウンタ100-1,100-2 の命令アドレスが示す分岐命令の分岐履歴が存在する場合、分岐の成立／不成立を予測すると共に分岐方向の偏りを検出する。例文帳に追加

Branching prediction mechanism 150-1, 150-2 in a data processor capable of issuing plural instructions in one cycle predict establishment/failure of branching and detect deviation of the branching direction when branching records of branching instructions to be indicated by instruction addresses of instruction address counters 100-1, 100-2 exist. - 特許庁

プログラム制御部４Ａはデコード段階において、低並列実行モード時に、デコード結果が並列度が“４”の高並列命令の場合は、プログラムカウンタＰＣをインクリメントすることなく、高並列命令の直後のサイクルでＮＯＰ命令を指示する命令コードＯＰを出力する。例文帳に追加

At a decode stage in a low parallel execution mode, when the decode result is a high parallel instruction whose parallel degree is "4" (that is, 4 SIMD), a program control part 4A outputs an instruction code OP to indicate an NOP instruction in a cycle just after the high parallel instruction without incrementing a program counter PC. - 特許庁

命令デコーダ９は、２アドレス２分岐命令又は３アドレス４分岐命令の場合、入力セレクタ３で入力変数を入力レジスタ４に設定し、この値に基づきジャンプ先の命令メモリ７のアドレス情報を選択しプログラムカウンタ１０に設定する。例文帳に追加

When the instruction is the two-address two-branch instruction or the three-address four-branch instruction, an input selector 3 sets an input variable in an input register 4 and an instruction decoder 9 selects the address information of the instruction memory 7 to be a jumped destination on the basis of the set value and sets the selected address information in the program counter 10. - 特許庁

プログラムカウンタ１２と命令メモリ１５，１６との間の信号経路にセレクタ１３ａを設け、２ワードの分岐命令発生時に、セレクタ１３ａが命令レジスタ２０から分岐先アドレスを取得し、プログラムカウンタ１２からのアドレスの代わりに、取得した分岐先アドレスを、命令メモリ１５，１６に対する読み出しアドレスとして出力することで、クロック消費数を削減する。例文帳に追加

A selector 13a is arranged in a signal route between a program counter 12 and instruction memories 15, 16, and when a branch instruction of two words is generated, the selector 13a acquires a branched destination address from an instruction register 20 and outputs the acquired branched destination address as a reading address from the instruction memories 15, 16 instead of an address acquired from the program counter 12 to reduce the number of clocks consumed. - 特許庁

この結果、ロード命令と判定したときには、そのロード命令の２サイクルの期間において、第１サイクル目にプログラムカウンタ１０の動作を停止させて後続命令の処理の実行を停止させ、第２サイクル目にプログラムカウンタ１０を動作させて後続命令の処理を実行させるようにした。例文帳に追加

As a result, when deciding that it is the load instruction, the control part 11 stops the operation of a program counter 10 in the first cycle to stop the execution of the processing of the succeeding instruction, and operates the program counter 10 in the second cycle to allow the execution of the processing of the succeeding instruction, in a period of the two cycles of the load instruction. - 特許庁

命令実行部がブロックリピート命令ＢＲを実行した後、対象のループの最後の命令のアドレスをディスパッチプログラムカウンタＰＣ−Ｄが指し示したタイミングで、ループ制御部が上記ブロックの先頭の命令に分岐をさせつつ「架空の分岐命令（ループ形成用）」を命令実行部に投入する。例文帳に追加

After an instruction execution part executes a block repeat instruction BR, a loop control part inputs a "fictitious branch instruction (for loop formation)" into the instruction execution part, while the loop control part makes a branch be performed on the instruction of the head of a block in timing, wherein a dispatch program counter PC-D indicates an address of a last instruction of a target loop. - 特許庁

プログラムがロードされるとコンピュータのプログラムカウンタは命令群の始まりを指し、続く文を順次実行して行く。例文帳に追加

When a program is loaded, the computers program counter is pointed to the beginning of the instructions and then sequentially executes the statements that follow.  - コンピューター用語辞典

インターリーブするピクセル数のプログラムカウンタＰＣ０〜ＰＣ３は、各ピクセルに対するプログラムの命令のアドレスを記憶する。例文帳に追加

Addresses of instructions of a program for pixels are stored in program counters PC0 to PC3 which count the number of pixels to be interleaved. - 特許庁

マイクロコードエントリアドレスを命令のオペコードに埋め込み、オペコードレジスタＯＰＣからマイクロコードカウンタへ直接にロードする。例文帳に追加

A microcode entry address is buried in the operand code of an instruction and it is directly loaded to a microcode counter from an operand register OPC. - 特許庁

そして、タスク１に含まれるレジスタ読出し命令により、ＩＰＣレジスタに格納されているタスク２のプログラムカウンタ値を読出す。例文帳に追加

Then, the IPC control part reads a program counter value of the task 2 stored in the IPC register by a register reading instruction included in a task 1. - 特許庁

比較器６は、カウンタ値Ｋ１，Ｋ３の差Ｙ３が許容値Ｍを超えたことを検出すると、補正実行命令Ｓ４，Ｓ５を出力する。例文帳に追加

In the inter-station correction device, a comparator 6 outputs correction execution instructions S4 and S5 when detecting that a difference Y3 between counter values K1 and K3 exceeds an allowable value M. - 特許庁

１６ビット／３２ビットの命令リードに応じて、プログラムカウンタ（ＰＣ）のインクリメント値を（＋２／＋４）切替える。例文帳に追加

An increment value of a program counter PC is changed over between +2 and +4 according to the instruction read of the 16 bits/32 bits. - 特許庁

スリープモードで動作したときは、そのスリープ時間に応じた減算値Ｄｓを実行命令カウンタ値から減算する。例文帳に追加

When operating in a sleep mode, a subtraction value Ds according to a sleep time thereof is subtracted from the execution instruction counter value. - 特許庁

命令制御部は、コントローラ２３、プログラムカウンタ２４、プログラムメモリ２５及びインストラクションデコーダ２６から構成される。例文帳に追加

The instruction control part is composed of a controller 23, a program counter 24, a program memory 25 and an instruction decoder 26. - 特許庁

１６ビット／３２ビットの命令リードに応じて、プログラムカウンタ（ＰＣ）のインクリメント値を（＋２／＋４）切替える。例文帳に追加

The increment value of a program counter (PC) is switched by (+2/+4) according to the instruction read of 16 bits/32 bits. - 特許庁

処理Ａ〜Ｅを実行したら、それぞれの処理負荷に応じた加算値Ｉａ〜Ｉｅを実行命令カウンタ値に加算する。例文帳に追加

In this on-vehicle information device, after executing processing A-E, addition values Ia-Ie according to processing loads of the processing A-E are added to an execution instruction counter value. - 特許庁

ＣＰＵ３１は、命令をフェッチした情報をカウンタ装置３４に通知し、カウンタ装置３４ではフェッチ回数をカウントしある所定数のフェッチが行われたところでインタフェース装置３６に対し、命令フェッチステートの出力要求を通知する。例文帳に追加

The CPU 31 notifies a counter device 34 of information obtained by fetching instructions and the counter device 34 counts up the number of times of fetching, and when the number of times of fetching reaches a prescribed number, notifies the interface device 36 of an output request of instruction fetching state. - 特許庁

第３フリップフロップ３３は、インストラクションメモリ２０とプログラムカウンタ制御部４０との間に介在され、インストラクションメモリ２０からのシーケンス制御命令Ｓｌ１を保持すると共に、前回入力したシーケンス制御命令Ｓｌ３をプログラムカウンタ制御部４０に出力する。例文帳に追加

The third flip-flop 33 interposed between the instruction memory 20 and the program counter control part 40 holds a sequence control instruction SI1 from the instruction memory 20, and outputs a previously input sequence control instruction SI3 to the program counter control part 40. - 特許庁

最後に、加速カウンタおよび減速カウンタの各カウント値が前記各しきい値の何れかに達している場合、電力系統に対する保護命令を出力する。例文帳に追加

Finally, a protection instruction for the power system is outputted when the counts of the acceleration counter and the deceleration counter reach any threshold, respectively. - 特許庁

プログラムカウンタ６６０は、実行対象となる命令のアドレスを計数するものであり、プログラムカウンタ値保持部６６１と加算部６６２とを備える。例文帳に追加

A program counter 660 counts the address of the instruction targeted to be executed and includes a program counter value holding section 661 and an addition section 662. - 特許庁

カウンタリセット命令を含むルーチンで暴走しループを形成してしまった場合に、ウオッチドッグタイマ（ＷＤＴ）カウンタ部でオーバーフローが生じることはなく、プログラム処理の暴走を検出できなくなる。例文帳に追加

To provide a runaway detecting circuit detecting a runaway by, which a loop is formed in a routine containing the initialized instruction (counter resetting instruction) of a counter, and realizing the highly reliable operation of a system. - 特許庁

更新装置４８は、命令の取り出しに応答して、プログラムカウンタが識別した位置がプログラムメモリ中で矛盾がないように保持されることが確立されるように、プログラムカウンタとキャッシュポインタを更新する。例文帳に追加

An update device 48 updates the program counter and cache pointer, in response to the extraction of the instruction, so that the location discriminated by the program counter can be established in the program memory without contradiction. - 特許庁

カウンタ値が１以上であった場合は、給紙モータ制御タスク６０３にモータ２５ｂのＯＮを命令し、かつ減算された後のカウンタ値をメモリ２８に記録する。例文帳に追加

When the counter value is one or larger, a paper feed motor control task 603 is instructed to turn on the motor 25b, and the counter value, after decrement, is recorded on the memory 28. - 特許庁

イベント検出の対象となった命令と現在のプログラムカウンタＰＣが指し示す命令との間に差が生じない開発支援装置を提供する。例文帳に追加

To provide a development support device generating no difference between a command subject to event detection and a command indicated by a present program counter PC. - 特許庁