「論理比較器」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

質問器は、閾値を変更させた上記比較手段の比較を繰り返し実行させ、比較結果の論理が変化した閾値の情報を取り込んで、被比較信号に係る物理量の情報を得る。例文帳に追加

The interrogator repeats comparison of the comparison means while changing the threshold value, fetches information on the threshold value whose logic in the comparison result is changed, and acquires information on the physical quantity concerning the signal to be compared. - 特許庁

フェイルスタックレジスタ１０は、論理比較器ＤＣの出力値を保持する。例文帳に追加

A fail stack register 10 holds an output value of a logical comparator DC. - 特許庁

それぞれの識別器の出力は、排他的論理和回路９に入力され、ビット比較される。例文帳に追加

Outputs from respective identification units are inputted to an exclusive OR circuit 9 where the bits are compared. - 特許庁

ＡＤＣはさらに、比較器に接続され、比較器から受け取った比較器信号に基づいて出力を発生するように構成された、各チャネル内の論理回路１０８を含む。例文帳に追加

The ADC further includes a logic circuit 108 in each channel connected to the comparator and configured to generate an output based on a comparator signal received from the comparator. - 特許庁

論理検知回路は、一方の差動比較器が２つの転送ノードの一方と関連し、他方の差動比較器が他方の転送ノードと関連する差動比較器対を含むことにより確立される。例文帳に追加

The logical detection circuit is established by being provided with a differential comparator pair for which one differential comparator is related to one of two transfer nodes and the other differential comparator is related to the other transfer node. - 特許庁

論理和回路ＯＲｕ，ＯＲｖ，ＯＲｗでは、比較器Ｃｕｇ，Ｃｖｇ，Ｃｗｇの出力信号の論理反転信号と、比較器Ｃｕｂ，Ｃｖｂ，Ｃｗｂの出力信号とに基づきマスク信号ｍｕ，ｍｖ，ｖｗを生成する。例文帳に追加

Logical OR circuits ORu, ORv, ORw generate logic reverse signals of output signals of the comparators Cug, Cvg, Cwg, and generate mask signals mu, mv, vw on the basis of the output signals of the comparators Cub, Cvb, Cwb. - 特許庁

クロック信号生成回路１１は奇数個の論理反転回路を直列につないで位相の異なる２種のクロック信号を出力し、それぞれを別々の位相比較器１３，１４に入力して位相を比較して位相比較出力信号を出力し、周波数比較器１５は第１及び第２の位相比較器１３，１４における各位相比較出力信に基づいて周波数を比較する。例文帳に追加

The clock signal generation circuit 11 outputs two kinds of clock signals with different phases by connecting the odd-numbered logic inverting circuits in series, inputs each of the clock signals in separate phase comparators 13, 14 to compare the phases, and outputs the phase comparison output signal, and the frequency comparator 15 compares the frequencies based on each phase comparison output signal in the first and second phase comparators 13, 14. - 特許庁

昇圧率が１．５倍を示す論理ローベルの倍率切換信号が第１の比較器２１から供給されると、アンドゲート１２２は第２の比較器２２からの比較結果信号をそのまま通過する。例文帳に追加

When it is supplied with a low logical level of magnification switching signal that shows 1.5 times in voltage rise rate from a first comparator 21, an AND gate 122 passes the comparison results from a second comparator 22, as it is. - 特許庁

本発明は、ドライバ出力数の多いＬＣＤドライバＩＣの論理比較する論理比較器のコストを低くできる半導体試験装置を提供する。例文帳に追加

To provide a semiconductor testing apparatus, capable of reducing the cost of the logical comparator for logical comparison of an LCD driver IC having a large number of driver outputs. - 特許庁

排他論理和回路ＥＸｕ，ＥＸｖ，ＥＸｗは、比較器Ｃｕｒ，Ｃｖｒ，Ｃｗｒの出力する仮比較信号ｐｕ０，ｐｖ０，ｐｗ０と、マスク信号ｍｕ，ｍｖ，ｖｗとに基づき比較信号ｐｕ，ｐｖ，ｐｗを生成する。例文帳に追加

Exclusive OR circuits EXu, EXv, EXw generate comparison signals pu, pv, pw on the basis of temporary comparison signals pu0, pv0, pw0 outputted from the comparators Cur, Cvr, Cwr and the mask signals mu, mv, vw. - 特許庁

ブレーキ操作が行われないときは、第一の比較回路ＣＰ１が第二の端子Ｔ２の電圧と第一の基準電圧とを比較判定するとともに、第二の比較回路が試験電圧発生器Ｐから発生した電圧と第二の基準電圧とを比較判定し論理回路に出力する。例文帳に追加

When the brake operation is not operated, the first comparator circuit CP1 compares and decides the voltage of the second terminal T2 with the first reference voltage to output the logic circuit, while the second comparator circuit CP2 compares and decides a voltage generated by a test voltage generator P with the second reference voltage to output the logic circuit. - 特許庁

そして、中心検出回路１００は、差動出力を微分処理する微分回路１１０と、微分処理された信号を第２の閾値電圧Ｖｔｈ２との比較のもとに２値化する第２の比較器１２０と、第１の比較器４による２値化出力とこの第２の比較器１２０による２値化出力との論理積をとる論理積（ＡＮＤ）回路１３０とを備える。例文帳に追加

The central detection circuit 100 is provided with a differential circuit 110 for performing differentiation processing of the differential output, a second comparator 120 for binarizing the differentiated signal, on the basis of the comparison with a second threshold voltage Vth2, and a logical product (AND) circuit 130 for taking the logical product of the binarized output by the first comparator 4 and the binarized output by the second comparator 120. - 特許庁

本願発明のデュオバイナリ−バイナリ信号変換器は、論理ゲートと結合させた一対の比較器を含む。例文帳に追加

The duobinary-to-binary signal converter includes a pair of comparators coupled to a logic gate. - 特許庁

復号器１７は、論理波形比較器１６ａ、１６ｂによって抽出されたシンボルデータの復号を行う。例文帳に追加

A decoder 17 decodes the symbol data extracted by the logical waveform comparators 16a, 16b. - 特許庁

光検出手段からの検出信号が所定のレベルに達している時のみ、複数の光検出手段により検出される各検出信号の符号成分を、排他的論理和の論理演算器と積分器とで構成される符号比較器で比較する。例文帳に追加

Only when the detection signal from a photodetection means reaches a predetermined level, the sign components of each of detection signals detected by the plurality of photodetection means are compared by a sign comparator, composed of an arithmetic logic device for exclusive OR and an integrator. - 特許庁

ALU(演算論理機構)内の加算器は通常,一方から他方を引くことによって二つの数を比較するのに使われる例文帳に追加

The adder in the ALU is generally used to compare two numbers by subtracting one from the other  - コンピューター用語辞典

RTL（抵抗器トランジスタ論理）は比較的古い技術であり、RTL ICに使われるトランジスタは直流順方向電流利得が約30である。例文帳に追加

RTL is a relatively old technology, and the transistors used in RTL ICs have a dc forward current gain of around 30.  - コンピューター用語辞典

被試験半導体回路からの出力データを受ける半導体回路試験装置に複数の論理比較器を設ける。例文帳に追加

A plurality of logic comparators is provided in this instrument for testing the semiconductor circuit for receiving the output data from the tested semiconductor circuit. - 特許庁

このクロック合成回路２０３は位相周波数比較器と同様の回路であり、排他的論理和を用いない。例文帳に追加

The clock synthesizing circuit 203 is a circuit similar to that of a phase frequency comparator and does not use exclusive OR. - 特許庁

ＡＮＤ回路１６は、比較器１３，１５から出力される信号の論理積をとり、ＭＯＳＦＥＴＱ１に出力する。例文帳に追加

The AND circuit 16 produces the logical product of output signals from the comparators 13 and 15 and delivers it to an MOSFET Q1. - 特許庁

パルス生成部（１５）は、比較器（１１）の出力を受け、当該出力の論理レベルの変化に応じてパルスを生成する。例文帳に追加

The pulse generation part (15) receives the output of the comparator (11), and generates pulses in accordance with changes of a logical level of the output. - 特許庁

これらＡ点およびＢ点に論理回路９〜１１を接続するか、抵抗７の中点Ｃに比較器１２を接続してクロック断を検出する。例文帳に追加

Connecting logic circuits 9-11 to the points A, B or connecting a comparator 12 to a midpoint of the resistor 7 detects clock interruption. - 特許庁

一致制御値が第１の値を有する場合は、その値と選択された値との一致を検出したとき比較器論理は結果信号をセットし、一致制御値が第２の値を有する場合は、その値と選択された値との一致を検出しないとき比較器論理は結果信号をセットする。例文帳に追加

If the match control value has a first value, the comparator logic sets the result signal if a match is detected between the first value and the selected value, while if the match control value has a second value, the comparator logic sets the result signal if a match is not detected between the second value and the selected value. - 特許庁

それぞれの論理比較器に対し、任意の出力サイクルで出力されるデータの期待値をそれぞれ１出力サイクル毎に遅らせて入力させ、それぞれの論理比較器で出力データと、それぞれの期待値とが一致しているかを判定する。例文帳に追加

Expected values of the data output at an optional output cycle are input into the respective logic comparators, with one cycle delayed in every of the output cycles, and the each expected value is determined as to the consistency with the output data by the each logic comparator. - 特許庁

比較器６１４，６１９による判定のみで安全が確保される場合、或いは別途の安全対策が施されている場合には、比較器６１５，６１６、論理和部６１８を不要としてもよい。例文帳に追加

When the safety is secured by only the determination by comparators 614, 619 or separate safety measures are taken, comparators 615, 616 and a logical sum part 618 may be dispensed with. - 特許庁

演算部１２２は、比較器１３２−１および比較器１３２−２から供給された比較の結果を示す信号に、論理演算を適用することで、移動体の位置を特定し、特定した位置に応じた制御信号Scを制御部１２３に供給することで、検出装置の誤動作を防ぐようにする。例文帳に追加

The operation part 122 specifies the position of the moving body by applying a logical operation on the signal representing the results of the comparison supplied by the comparator 132-1 and the comparator 132-2. - 特許庁

同期系クロックに基づき受信データを保持するＦ／Ｆ２とＦ／Ｆ３の論理値出力を比較器４にて比較し、不一致となったタイミングで同一論理継続回数監視部７が回数テーブル６を参照してカウンタ５の出力していた計数値からビット幅を検出する。例文帳に追加

Logical value outputs of F/F2 and F/F3 holding received data on the basis of the synchronous system clock are compared with each other by a comparator 4 and an identical logical continuation frequency monitoring part 7 detects the bit width from the counted value outputted by the counter 5 by referring to the frequency table 6 at a timing when the logical outputs are mismatched. - 特許庁

比較器１０５は、スイッチ手段１０１が非導通の状態で抵抗手段１０８の論理回路１０１側の電位を測定して基準電位と比較し、測定した電位がある定められた基準電位より小さければ論理回路１０１にリークがあるとし、大きければリークがないと判定する。例文帳に追加

A comparator 107 measures the potential of the resistor means on the logical circuit 101 side in the nonconductive state of the switch means and compares with the reference potential, judges that the logical circuit 101 has a leak if the measured potential is smaller than the predetermined reference potential, and judges that the logical circuit 101 has no leak if the measured potential is larger. - 特許庁

コンパレータ９５は、積分器９３からの出力信号の電圧をＬＰＦ９４からの出力信号の電圧と比較し、その比較結果に応じた論理レベルを有するデジタル信号を出力端子９６へ出力する。例文帳に追加

The comparator 95 compares voltage of an output signal from the integrator 93 with voltage of an output signal from the LPF 94 and outputs a digital signal with a logic level depending on the result of comparison to an output terminal 96. - 特許庁

第２の比較器２２からの論理ハイレベルの比較結果信号は、そのままナンドゲート１２３を通過し、ドライバロジック回路１２１は、チャージポンプ回路１２をポンプ状態に固定した下降モードに切り換える。例文帳に追加

The comparison result signal from the second comparator 22 passes through a NAND gate 123, as it is, and a driver logic circuit 121 switches a charge pump circuit 12 into a descent mode where it is fixed in a pump state. - 特許庁

撮像装置は、撮像素子の画素毎もしくは複数画素からなる領域毎の所定の出力レベルを判定する判定手段（比較器１４−２１．比較用電位１４−２２、論理和部１４−２３）を備える。例文帳に追加

The imaging apparatus includes determination means (a comparator 14-21, a comparison potential 14-22, and an OR element 14-23) which determine a predetermined output level of each pixel or each area formed by a plurality of pixels in an imaging device. - 特許庁

ＰＷＭ増幅器１５の出力端子とスイッチング素子１１の制御端子との間に挿入されたアンドゲート１８は、論理ローレベルの比較結果信号に応答して、ＰＷＭ信号を強制的に論理ローレベルにする。例文帳に追加

In response to the comparison result signal of logical low level, an AND gate 18 inserted between the output terminal of a PWM amplifier 15 and the control terminal of the switching element 11 brings a PWM signal forcibly to logical low level. - 特許庁

これらの比較器の出力は、論理ゲートに供給され、論理ゲートはそのデュオバイナリ・エンコードされた信号に対応したバイナリ・シーケンスを作成する。例文帳に追加

The outputs of the comparators are fed into the logic gate, which generates a binary sequence corresponding to the duobinary-encoded signal. - 特許庁

基準クロックを１段目の各フリップフロップに印加し、かつ、クロック信号と比較器の一致信号との論理積をとる論理回路を設け、この論理積信号を直列接続された２段目の各フリップフロップにクロック信号として印加する。例文帳に追加

This circuit is provided with a logic circuit for impressing reference clock to the respective flip-flops in the first stage and for calculating the logical product of a clock signal and the coincidence signal of the comparator, and the logical product signal is impressed to the serially connected respective flip flops in the second stage as the clock signal. - 特許庁

外部クロック信号により時間制御される制御論理回路１を有する逐次近似アナログ‐デジタル変換器において、アナログ‐デジタル変換器は、制御論理回路により供給された２番目のデジタル信号Ｄをアナログ信号Ａに変換するデジタル‐アナログ変換器２と、前記アナログ信号Ａを、アナログ‐デジタル変換器に入力されるアナログ信号Ｂと比較する比較器３とを有する。例文帳に追加

The successive approximation analogue/digital converter which comprises a control logic circuit 1 time-controlled by an external clock signal comprises a digital/analogue converter 2 which converts a second digital D supplied from the control logic circuit into an analogue signal A, and a comparator 3 which compares the analogue signal A with an analogue signal B inputted into the analogue-digital converter. - 特許庁

第１の制御回路は瞬時停止信号，第１の比較器の出力信号，第２の比較器の出力信号を論理演算し、演算結果により保持回路をセット，リセットし、保持回路の出力により、スイッチのオンオフを制御する。例文帳に追加

The first control circuit logically operates an instant stop signal, an output signal of the first comparator, and an output signal of the second comparator, and it sets or resets a holding circuit by the operation results, and controls the ON-OFF of the switch by the output of the holding circuit. - 特許庁

比較器４５は、ピークホールド回路４０の出力を分圧した値と、電圧信号ＶＳｐ，ＶＳｎの信号強度とを比較することによって、電圧信号ＶＳｐ，ＶＳｎが低速かつ低デューティ比の場合であってもその論理レベルを正確に検知できる。例文帳に追加

The comparator 45 compares a signal intensity of a value provided by dividing an output of the peak hold circuit 40 with that of the voltage signals VSp and VSn, so that the logical level can be accurately detected even if the voltage signals VSp and VSn are low speed and low duty ratio. - 特許庁

最下位エントリにある命令の命令実行時に、カウンタ３の値とレジズタ５の設定値が比較器４で比較され、カウンタ値＞設定値（タイムアウト）で割込み論理７に通知がされ、これにより割込みハンドラが起動され、当該命令に関する情報が記録される。例文帳に追加

When the instruction in the lowest-order entry is executed, a comparator 4 compares the value of the counter 3 with the set value of the register 5 and informs interruption logic 7 of counter value > set value (time-out) in such a case to actuates an interruption handier, so that information regarding the instruction is recorded. - 特許庁

パルス生成回路は、パルス幅変調信号ＰＷＭ１と矩形波信号Ｅｋの論理積信号によって充放電されるコンデンサＣ３と、そのコンデンサＣ３の充電電圧を基準値Ｖ１と比較してパルス幅変調信号ＰＷＭ２を出力する比較器３０２を有する。例文帳に追加

The pulse generation circuit has a capacitor C3 which is recharged by the AND signal of the pulse width modulation signal PWM1 and the rectangular wave signal Ek and a comparator 302 which compares the charging voltage of the capacitor C3 with the reference value V1 to output the pulse width modulation signal PWM2. - 特許庁

これによってこれら論理比較器に与えられる比較タイミング信号は対応する可変遅延回路に設定された遅延時間だけそれぞれ遅延されるから、関連する被試験メモリから読み出される読み出しデータのタイミングと合致させることができる。例文帳に追加

Thus, since the comparison timing signals imparted to these logic comparators LC are delayed respectively by the delay times set in the answering variable delay circuits DY1-DY3, they are made to coincide with the timing of the read-out data read out from related memories to be tested. - 特許庁

復調された信号は、電圧比較器で２値化され、論理反転器２０で反転されたデジタル遅延回路２２で所定量遅延され振幅調節器２４で所定の振幅に増幅される。例文帳に追加

The demodulated signal is binarized by a voltage comparator, inverted by a logic inverter 20, delayed by a specific quantity by a digital delay circuit 22, and amplified by an amplitude adjuster 24 to a specific amplitude. - 特許庁

ブレークポイント論理ユニットは、データ処理装置の動作特性の選択された値を表すデータを記憶する値記憶と、選択された値とデータ処理装置が生成した動作特性の値とを比較して一致を表す結果信号を生成する比較器論理と、一致制御値を記憶する制御記憶とを備える。例文帳に追加

The breakpoint logic unit comprises a value storage storing data indicative of a selected value for an operating characteristic of the data processing apparatus, a comparator logic comparing the selected value with a value of the operating characteristic generated by the data processing apparatus, and generating a result signal indicative of a match, and a control storage storing a match control value. - 特許庁

論理ＯＲ回路１０９が、Ａ／Ｄ変換器１０５が出力する受信信号のＩｃｈ・Ｑｃｈ各々の正側・負側のオーバフローフラグの論理和演算を行い、カウンタ１１０が、一定時間当たりにオーバフローとなったサンプル数を出力し、比較回路１１１が、予め設定された基準値と大小比較する。例文帳に追加

A logic OR circuit 109 conducts OR arithmetic operation of positive and negative overflow flags of Ich/Qch reception signals outputted from A/D converters 105, a counter 110 counts and outputs number of samples causing overflow per prescribed time, and a comparator circuit 111 compares the sample number with a preset reference value for their quantities. - 特許庁

ＥＸ−ＯＲ型位相比較器２は、フリップフロップ６の出力Ｐ１および１／２分周器５の出力Ｐ２をそれぞれ受けて排他的論理和（ＥＸ−ＯＲ）を出力する。例文帳に追加

The EX-OR type phase comparator 2 receives output P1 of the flip-flop 6 and the output P2 of the 1/2 frequency divider 5, respectively, and outputs an exclusive or (EX-OR). - 特許庁

ＦＭラジオ受信機の中間周波フィルタの帯域幅を制御する比較回路１１６には、中間周波数よりも低い周波数成分のレベルと高い周波数成分のレベルとをそれぞれ所定のレベルと比較する第１、第２比較器１３１・１３２と、排他的論理和回路１３５と、否定回路１３６とを備えている。例文帳に追加

A comparison circuit 116 for controlling the bandwidth of an intermediate frequency filter of an FM radio receiver comprises first and second comparators 131 and 132 for comparing the level of a frequency component lower than an intermediate frequency and the level of a frequency component higher than the intermediate frequency, respectively, with specified levels, an exclusive OR circuit 135 and a NOT circuit 136. - 特許庁