「24ウェル」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

この結果ロックウェルＣスケールで少なくとも５０なるべくは６０の表面２２硬さと、ロックウェルＣ４５を越えないなるべくはロックウェル２５ないしロックウェル４０のコア２４の硬さとを得る。例文帳に追加

As a result, the hardness of a surface 22 of at least 50 or of preferably 60 in terms of Rockwell C Scale, and the hardness of a core 24 of not exceeding Rockwell C45, preferably, Rockwell 25 to 40 are obtained. - 特許庁

ｐ型基板２０上にフォトダイオードの光電変換部のｐ型ウェル２２と、信号走査回路部のｐ型ウェル２４が形成される。例文帳に追加

A p-type well 22 of a photoelectric conversion part and a p-type well 24 of a signal scanning circuit part in a photodiode are formed on a p-type substrate 20. - 特許庁

深いＮウェルの縁部は、Ｎウェルの底部と接触してオーバーラップ領域２４を形成するが、このオーバーラップ領域において、電荷担体を空乏化させず、それによって深いＮウェルにＮウェルを電気的に接続することも、電荷担体を空乏化させ、それによって深いＮウェルからＮウェルを電気的に分離することもできる。例文帳に追加

Edge part of the deep N well touches the bottom part of the N well to form an overlap region 24 where charge carriers are not depleted and the N well can be connected electrically with the deep N well or where charge carriers are depleted and the N well can be separated electrically from the deep N well. - 特許庁

当該マルチウェルプレート１は、１６行と２４列とに配列された３８４個のウェル２、または、８行と１２列とに配列された９６個のウェル２を有する。例文帳に追加

The multi-well plate 1 comprises 384 wells 2 arranged in 16 rows and 24 columns or 96 wells 2 arranged in 8 rows and 12 columns. - 特許庁

ウェル固定部１２Ｃは、不純物領域２４によって構成されるフィールド拡散領域を含む。例文帳に追加

The well fixing part 12C includes a field diffusing region comprising the impurity region 24. - 特許庁

このリム２４は、ウェル３４、外側ビードシート３６及び内側ビードシート３８を備えている。例文帳に追加

The rim 24 includes a well 34, an outside bead sheet 36, and an inside bead sheet 38. - 特許庁

ｐ型ウェル２２及び２４の表面部には、ｎ型拡散層２５、２６が形成される。例文帳に追加

N-type diffusion layers 25 and 26 are formed in a surface parts of the p-type wells 22 and 24. - 特許庁

オーバーレイ（２０）は、ガラス又はポリマーの薄いシートであって、サンプルウェル（２２）、反応チャンバ（２４）、及び反応チャンバ（２４）とサンプルウェル（２２）とを連絡する通路（２６）を有する。例文帳に追加

The overlay 20 is a thin glass or polymer sheet having a sample well 22, a reaction chamber 24, and a conduit 26 communicating the reaction chamber 24 with the sample well 22. - 特許庁

Ｐウェル２４と電気的に接触させるため、ソース２７とドレン２６が付加的にドーピングされた領域２８とともにＰウェル内に形成される。例文帳に追加

A source 27 and a drain 26 are formed in the well 24 along with an additionally doped region 28 for bringing into contact electrically the source 28 and the drain 26 with the well 24. - 特許庁

原子炉水浄化装置26と主復水器ホットウェル16との間に原子炉冷却水ブロー止め弁25を有する原子炉ブロー配管24を接続する。例文帳に追加

A nuclear reactor blow piping 24 having a nuclear reactor cooling water blow stop valve 25 is connected between a nuclear reactor water purifying facility 26 and a main condenser hot well 16. - 特許庁

CMPなどによりプラットフォーム基板11を薄厚化し、ウェル31と取付面24により画定される密閉空洞部33を覆う膜11を形成する。例文帳に追加

The platform substrate 11 is thinned by CMP (chemical mechanical planarization) or the like to form a membrane 11 covering a sealed cavity 33 defined by the well 31 and the mounting surface 24. - 特許庁

その重なり領域２５の不純物濃度は、Ｐウェル２３や深いＰウェル２４の不純物濃度よりも高く、その表面にはＰ^+型領域７が形成されている。例文帳に追加

The overlapping region 25 is doped heavier than the P well 23 or the deep P well 24 and a P^+ region 7 is formed on the surface thereof. - 特許庁

そして、そのｎ^+ソース領域２４の浅い部分に、ｐウェル領域２３の他の部分よりも濃度が高い高濃度ｐウェル領域３２を形成する。例文帳に追加

Then, a high-concentration p-well region 32 having a concentration higher than that of the other portions of the p-well region 23 is formed on the shallow portion of the n^+ source region 24. - 特許庁

ｐ型チャネルＭＯＳＦＥＴ２０のソース２２からドレイン２４に向かう方向においてｎ型ウェルに接するＳＴＩ５０ａは、ｎ型ウェル領域２６に圧縮応力を作用させる絶縁材料により形成される。例文帳に追加

An STI 50a which is in contact with the n-type well in a direction directing a source 22 to a drain 24 of the p-type channel MOSFET 20 is made of an insulating material exerting a compression stress on an n-type well region 26. - 特許庁

トランジスタＴ０のＮウェル２２およびＰウェル２３は入力端子１に接続され、Ｎ型領域２４は出力端子３に接続されている。例文帳に追加

The n well 22 and the p well 23 of the transistor T0 are connected to the input terminal 1 and the n-type region 24 is connected to the output terminal 3. - 特許庁

化学処理用カートリッジの未使用時には、流路２２、流路２４および排出路２６は閉じており、ウェル２１およびウェル２３は実質的に気密状態にある。例文帳に追加

The passage 22, passage 24 and the discharge pass 26 are closed when the cartridge for chemical treatment is not used, and the well 21 and the well 23 are substantially under gas-tight conditions. - 特許庁

リム２４は、ウェル３４、外側ビードシート３６、内側ビードシート３８、外側リムフランジ４０及び内側リムフランジ４２を備えている。例文帳に追加

The rim 24 is provided with a well 34, an outer bead sheet 36, an inner bead sheet 38, an outer rim flange 40 and an inner rim flange 42. - 特許庁

素子形成層２２は、主表面側にウェル領域３１を有し、主表面に絶縁層２４を介して表面電極２５が設けられる。例文帳に追加

A element forming layer 22 has a well region 31 on a principal surface side and a surface electrode 25 is provided on the principal surface through an insulation layer 24. - 特許庁

ホイール２０のリムウェル部２４にランフラットタイヤの支持体１を組み付ける際に、前記ホイール２０のリムウェル部２４と前記支持体１との間にスペーサ１０を介在させることを特徴とするランフラットタイヤ支持体の組み付け構造。例文帳に追加

In this structure, the spacer 10 is interposed between a rim well part 24 of the wheel 20 and the run-flat tire support 1 when assembling the support 1 to the rim well part 24 of the wheel 20. - 特許庁

ｐ型チャネルＭＯＳＦＥＴ２０のソース２２からドレイン２４に向かう方向と直交する方向においてｎ型ウェル領域２６に接するＳＴＩ５０ｃは、ｎ型ウェル領域２６に引張応力を作用させる絶縁材料により形成される。例文帳に追加

An STI 50c which is in contact with the n-type well region 26 in a direction orthogonal to the direction directing from the source 22 to the drain 24 of the p-type channel MOSFET 20 is made of an insulating material exerting a tensile stress on the n-type well region 26. - 特許庁

半導体基板１８上に制御回路用トランジスタ２０のアクティブ領域を形成し、制御回路用トランジスタ２０を形成する前に、フォトダイオード２２、２４を構成する、Ｎ型ウェル３６、４４及びＰ型ウェル３８、４６等の形成を行う。例文帳に追加

The method includes: forming an active region for a control circuit transistor 20 on a semiconductor substrate 18; and forming n-type wells 36, 44, p-type wells 38, 46 and the like which constitute photodiodes 22, 24, before forming the control circuit transistor 20. - 特許庁

弾性シール部材２４，２７を固定式センターウェル２１と回転式センターカラム２２の双方に設け、これらの弾性シール部材２４，２７同士を摺接させてシールした沈殿槽。例文帳に追加

The settling tank is sealed by providing the elastic seal members 24 and 27 respectively on both of the fixing type center well 21 and the rotary center column 22 and bringing the elastic seal members 24 and 27 into sliding contact with each other. - 特許庁

次に、充填材２４をアウトソールシェル２０の空隙２２内に注入し、シェル充填材２４によりアッパー、インソール及びウェルト組立体に直接、取り付ける。例文帳に追加

Then, the filling material 24 is injected into the clearance 22 of the outsole shell 20 and the outsole shell is directly mounted on the upper 12, the insole 18 and a welt assembly by the shell filling material 24. - 特許庁

また、スタンバイ状態時に、基板電圧端子２４を半導体基板(またはウェル)２５に接続すればオフ電流を１０^-12Ａ/μmに更に小さくするできる。例文帳に追加

Furthermore, connecting the substrate voltage terminal 24 to the semiconductor substrate (or well) 25 in the standby state can decrease more the OFF current to 10-12 A/μm. - 特許庁

選択回路２２は、Select信号によって、ＮＭＯＳトランジスタ２１のゲート端子２３あるいは基板電圧端子２４を半導体基板(またはウェル)２５に切り換え接続する。例文帳に追加

A selection circuit 22 receiving a Select signal selectively connects a gate terminal 23 of an NMOS transistor 21 (TR) or a substrate voltage terminal 24 to a semiconductor substrate (or well) 25. - 特許庁

冷却装置はまた、受動形格納部冷却装置（３８）と、サプレッションプール（３０）をドライウェル（２４）に接続する可融ベント管（３２）を含む。例文帳に追加

A cooling device contains a passive type housing part cooling device 38 and a fusible vent pipe 32 for connecting a suppression pool 30 to a dry well 24. - 特許庁

増幅トランジスタ３０及びアドレストランジスタ３１のゲート３０ａ及び３１ａは、ｐ型ウェル２４の表面上で所定間隔がおかれて配置されたｎ型拡散層２６の間に形成される。例文帳に追加

Gates 30a and 31a of the amplification transistor 30 and the address transistor 31 are formed between the n-type diffusion layers 26 which are arranged at predetermined intervals on the surface of the p-type well 24. - 特許庁

Ｒ／Ｇ／Ｂそれぞれの画素において、Ｐ＋拡散領域２０，２２，２４と、Ｎ−拡散領域２１，２３，２５をＰウェル８中に形成して、フォトダイオードを形成する。例文帳に追加

In each pixels of R/G/B, p^+ diffusion areas 20, 22, 24 and n^- diffusion areas 21, 23, 25 are formed in p wells 8 to form photodiodes. - 特許庁

光電変換部２４は、Ｐウェル層１８の深い側に形成されたＮ型層２０と、浅い側に形成されたＮ型層２２とを含んでいる。例文帳に追加

The photoelectric conversion portions 24 include an N type layer 20 formed on the deep side of the P well layer 18 and an N type layer 22 formed on the shallow side of the P well layer 18. - 特許庁

冷却材喪失事故に原子炉格納容器３から原子炉ウェル１４、部屋２２，２４，２５に漏洩した可燃性ガス（Ｈ_２，Ｏ_２）は静的可燃性ガス処理装置１６ａ〜１６ｅによって処理される。例文帳に追加

The static combustible gas treatment apparatuses 16a-16e treat the combustible gas (H_2, O_2) leaking from the reactor containment vessel 3 into the reactor well 14 and rooms 22, 24 and 25 in a loss of coolant accident. - 特許庁

ウェルドボルト２０はプロジェクション２４が被取付部材に当接された状態で溶接され、その際、その一部は溶け出して溝２６に流れ込む。例文帳に追加

The weld bolt 20 is welded in a condition where the projections 24 are abutted on the member to be fitted, and a part thereof is melted and flows into the groove 26. - 特許庁

沸騰水型原子力プラントにおいて、原子炉圧力容器２と原子炉格納容器の間をシールしているウェルシール装置１９が、バルクヘッドプレート２０及びベローズ２４を有する。例文帳に追加

In a nuclear power plant with a boiling water reactor, a well seal device 19 which seals the space between a reactor pressure vessel 2 and a reactor containment vessel has a bulkhead plate 20 and bellows 24. - 特許庁

ウェルドボルト２０のボルト頭部２２の被取付部材に溶着される面に中心軸角で１２０度ずつ離れた位置に半球体形状の凸部であるプロジェクション２４を形成し、その周囲に溝２６を形成する。例文帳に追加

Projections 24 which are semi-spherical projecting portions are formed at the positions spaced by 120° of the axial angle on a surface of a bolt head portion 22 of a weld bolt 20 which is welded to a member to be fitted, and a groove 26 is formed on its circumference. - 特許庁

ウェル１２の蛍光標識体から発せられた蛍光は、励起光カットフィルタ２４を透過し、レンズ２５によりＣＣＤ２６へ集光され、ＣＣＤ２６により２次元蛍光画像が撮像される。例文帳に追加

Fluorescence emitted from the fluorescence labeled object in the well 12 is transmitted through an excitation light cut filter 24 to be condensed to a CCD camera 26 by a lens 25, and the two-dimensional fluorescence image is picked up by the CCD camera 26. - 特許庁

ダイオード素子２４は、半導体基板１に形成されたＰ型ウェル２１と、半導体基板１におけるＰ型ウェル２１の上に形成されたＮ型拡散層８と、半導体基板１上におけるＮ型拡散層８の上側に形成されたＮ型の第２のポリシリコン膜９と、第２のポリシリコン膜９の上に形成されたニッケルシリサイド１２とを含む。例文帳に追加

The diode element 24 comprises a P-type well 21 formed in the semiconductor substrate 1, an N-type diffusion layer 8 formed on a P-type well 21 in the semiconductor substrate 1, an N-type second polysilicon film 9 formed in an upper side of the N-type diffusion layer 8 on the semiconductor substrate 1 and a nickel cilicide 12 formed on the second polysilicon film 9. - 特許庁

また、Ｎチャネルトランジスタのソース領域に第２の電源電位（接地電位）を供給する接地線１６と電気的に非接続であるＰウェル領域用のピン２４を設けているため、Ｐウェル領域２０にＮチャネルトランジスタのソース領域とは異なる電位の供給が可能となり、しきい値電圧を制御できる。例文帳に追加

Further, a pin 24 for a P well area which is not electrically connected to a ground line 16 supplying a 2nd source potential (ground potential) to the source area of an N channel TR is provided, so a potential different from the source area of the N channel TR can be supplied to the P well area 20 and the threshold voltage can be controlled. - 特許庁

フォトレジスト２３を加工し、開口部２３ａ，２３ｃについてはｐ型ウェル形成部位全体を単に露出する形状として、開口部２３ｂについては当該形成部位をストライプ状に覆い他の部分を露出するようにストライプ２４を加工形成する。例文帳に追加

A photoresist 23 is worked, and a whole P type well formation site can be simply exposed in openings 23a and 23c, and stripes 24 are worked so that the formation site can be covered like stripes, and that the other part can be exposed in an opening 23b. - 特許庁

たとえば、ＭＯＳセンサの単位セル６_11は、Ｐ導電型シリコン基板２１上のＰ導電型エピタキシャル層２１ａの表面に、フォトダイオードとなるＮ導電型の電荷蓄積部２４、および、走査トランジスタ部のＰ導電型ウェル領域２５が設けられている。例文帳に追加

For example, in a unit sell 6_11 of a MOS sensor, there are provided an n conductivity type charge storage 24 becoming a photodiode, and a p-conductivity well region 25 of a scanning transistor on the surface of a p-conductivity epitaxial layer 21a on a p-conductivity silicon substrate 21. - 特許庁

ソール１４は、下方に伸長するリブ４４を有するインソール１８と、充填材２４を保持する空隙２２を画成するアウトソールシェル２０と、アウトソールシェル２０及びインソール１８をアッパー１２と側部に接続するウェルト１６とを備えている。例文帳に追加

A sole 14 is provided with an insole 18 having a rib 44 elongating downward, an outsole shell 20 demarcating a clearance 22 for holding a filling material 24 and a welt 16 for connecting the outsole shell 20 and the insole 18 to an upper 12 and a side part. - 特許庁

これにより、ＭＩＳＦＥＴのソース・ドレイン領域の引き出し用プラグを形成するとともに、ｎ型ウェル４とタングステン膜２５との間にｐ型半導体領域２４を形成し、耐圧に優れたＳＢＤ（ショットキバリアダイオード）を形成する。例文帳に追加

As a result, an SBD(Schottky barrier diode) which is excellent in breakdown strength is formed by forming an extraction plug of a source/drain region of an MISFET and by forming a p-type semiconductor region 24 between the n-type well 4 and the tungsten film 25. - 特許庁

単一ポリシリコン層からなるフローティングゲート２９と、２つのソース・ドレイン領域２３および２４と、Ｐ型ウェル２１に形成された不純物領域からなるコントロールゲート３０と、電圧供給回路（不図示）とを有している。例文帳に追加

This non volatile semiconductor memory device is provided with a floating gate 29 constituted of a single polysilicon layer, two source/drain areas 23 and 24, a control gate 30 constituted of an impurity area formed in a p-type well 21 and a voltage supply circuit. - 特許庁

試料から発光された蛍光を対物レンズ１６、ダイクロイックミラー１４、分光フィルター１８、集光レンズ２０及びピンホールスリット２２を介して光電子増倍管２４へ照射して、照射位置Ａに位置されたウェル４内の蛍光物質の有無及び濃度を測定する。例文帳に追加

With fluorescence emitted from this sample, a photomultiplier tube 24 is irradiated via the objective lens 16, the dichromic mirror 14, a spectroscopic filter 18, a condensing lens 20 and a pinhole slit 22, and the existence or absence of fluorescent materials in the well 4 located in the irradiation position A and the concentrations are measured. - 特許庁

原子炉格納容器１の外側に水素との還元反応が容易な金属酸化物を主成分とする水素吸着材を充填した水素吸着材容器21を設置し、この水素吸着材容器21を原子炉格納容器１内の上部ドライウェル５とサプレッションプール６に配管24，26を介して接続して循環配管系を構成する。例文帳に追加

A hydrogen adsorbent container 21 where a hydrogen adsorbent with a metal oxide that can be easily subjected to reduction reaction with hydrogen as a main constituent is filled is installed outside a reactor container 1 and is connected to an upper dry well 5 and a suppression pool 6 in the reactor container 1 via pipes 24 and 26, thus constituting a circulation piping system. - 特許庁

第１のＭＯＳトランジスタ２２のゲートの下方の領域を除くＰウェル内の領域にポテンシャル障壁形成用Ｐ型層２４を形成することにより、電荷を蓄積する際に、第１の転送ＭＯＳトランジスタ２２を可及的に確実にオフしても、フォトダイオード２１から溢れた電荷を経路３１に流入させることができるようにする。例文帳に追加

By forming a potential barrier forming p-type layer 24 in a region in a p-well other than a region below a gate of a first MOS transistor 22, when charges are stored, the charges overflowing from a photo diode 21 can be made to flow into a channel 31 even if the first transfer MOS transistor 22 is turned off without fail as much as possible. - 特許庁

第１のＭＯＳトランジスタ２２のゲートの下方の領域を除くＰウェル内の領域にポテンシャル障壁形成用Ｐ型層２４を形成することにより、電荷を蓄積する際に、第１の転送ＭＯＳトランジスタ２２を可及的に確実にオフしても、フォトダイオード２１から溢れた電荷を経路３１に流入させることができるようにする。例文帳に追加

By forming a potential barrier forming p-type layer 24 in a region in a p-well other than a region below a gate of a first MOS transistor 22, when charges are stored, the charges overflowing from a photo diode 21 can be made to flow into a channel 31 even when the first transfer MOS transistor 22 is turned off without fail as much as possible. - 特許庁