「BIPOLAR INTEGRATED CIRCUIT」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

METHOD FOR MANUFACTURING BIPOLAR TRANSISTOR IN CMOS INTEGRATED CIRCUIT例文帳に追加

ＣＭＯＳ集積回路にバイポーラトランジスタを製造する方法 - 特許庁

MANUFACTURE OF BIPOLAR TRANSISTOR AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加

バイポ−ラトランジスタ及び半導体集積回路装置の製造方法 - 特許庁

JUNCTION BIPOLAR TRANSISTOR, ITS MANUFACTURING METHOD AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加

接合型バイポーラトランジスタ、製造方法、及び半導体集積回路装置 - 特許庁

BIPOLAR FIELD EFFECT TRANSISTOR AND SEMICONDUCTOR INTEGRATED CIRCUIT APPARATUS例文帳に追加

両極特性電界効果型トランジスタ及び半導体集積回路装置 - 特許庁

MANUFACTURING METHOD OF HETERO-JUNCTION BIPOLAR TRANSISTOR, AND HETERO-JUNCTION BIPOLAR TRANSISTOR AND INTEGRATED CIRCUIT INCLUDING THE SAME例文帳に追加

ヘテロ接合バイポーラトランジスタの製造方法並びにヘテロ接合バイポーラトランジスタ及びそれを含む集積回路 - 特許庁

HETEROJUNCTION BIPOLAR TRANSISTOR INTEGRATED LIGHT- RECEIVING CIRCUIT AND METHOD OF MANUFACTURING THE SAME例文帳に追加

ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法 - 特許庁

JUNCTION-TYPE BIPOLAR TRANSISTOR, ITS MANUFACTURING METHOD, AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加

接合型バイポーラトランジスタおよびその製造方法、半導体集積回路装置 - 特許庁

To provide a method for manufacturing an integrated circuit in which a bipolar circuit technology and a CMOS circuit technology are combined at the cost of a CMOS processing process, and to provide the integrated circuit.例文帳に追加

高特性の合併したバイポーラ回路とＣＭＯＳ回路とをＣＭＯＳ処理工程だけのコストで製造する方法および回路を提供する。 - 特許庁

Then, the extracted parasitic npn bipolar transistor 22 is incorporated into the ESD protection circuit of the semiconductor integrated circuit.例文帳に追加

続いて、抽出された寄生ＮＰＮ型バイポーラトランジスタ２２を半導体集積回路のＥＳＤ保護回路に組み込む。 - 特許庁

An integrated circuit includes an inner circuit 121 which contains a bipolar transistor 124 for the circuit and a protection bipolar transistor 120 for protecting the inner circuit 121 from surges, wherein the emitter and base of the protection bipolar transistor 120 are short-circuited.例文帳に追加

集積回路は、回路用バイポーラトランジスタ１２４を含む内部回路１２１と、内部回路１２１をサージから保護するための保護用バイポーラトランジスタ１２０とを備え、保護用バイポーラトランジスタ１２０におけるエミッタとベースとは短絡されている。 - 特許庁

To provide a novel bipolar transistor with high dynamic performances, usable in an integrated circuit.例文帳に追加

集積回路に使用することができ、高いダイナミックパーフォーマンスを有する新規なバイポーラトランジスタを提供する。 - 特許庁

To provide a method of easily manufacturing bipolar transistor and BiCMOS integrated circuit device having excellent characteristics.例文帳に追加

良好な特性のバイポ−ラトランジスタおよびＢｉＣＭＯＳ集積回路装置の簡易な製造方法の提供。 - 特許庁

A vertical bipolar transistor (110), a manufacturing method of the transistor, and an integrated circuit which includes the transistor are provided.例文帳に追加

縦形バイポーラトランジスタ（１１０）と、該トランジスタの製造方法と、該トランジスタを含む集積回路とを提供する。 - 特許庁

An input protective circuit in a semiconductor integrated-circuit device has a bipolar transistor laid out with reference to a wiring layer M1a.例文帳に追加

本発明における半導体集積回路装置における入力保護回路は、配線層Ｍ１ａに対して、バイポーラトランジスタを配置する。 - 特許庁

To provide a method for forming a BiMOS integrated circuit in which an FET and a bipolar element are formed on the same substrate.例文帳に追加

ＦＥＴ及びバイポーラ素子が同一基板上に形成されるＢｉＣＭＯＳ集積回路を形成する方法を提供する。 - 特許庁

To realize increase in the performance of a semiconductor integrated circuit device having an n-channel MISFET, a p-channel MISFET, an npn bipolar transistor and a pnp bipolar transistor.例文帳に追加

ｎチャネル型ＭＩＳＦＥＴ、ｐチャネル型ＭＩＳＦＥＴ、ｎｐｎバイポーラ・トランジスタおよびｐｎｐバイポーラ・トランジスタを有する半導体集積回路装置の高性能化を実現する。 - 特許庁

METHOD OF FORMING GaInNAs LAYER, EPITAXIAL WAFER, SEMICONDUCTOR LASER, HIGH ELECTRON MOBILITY TRANSISTOR, HETEROJUNCTION BIPOLAR TRANSISTOR, AND HIGH-FREQUENCY INTEGRATED CIRCUIT例文帳に追加

ＧａＩｎＮＡｓ層の形成方法、エピタキシャルウェハ、半導体レーザ、高電子移動度トランジスタ、ヘテロ接合バイポーラトランジスタ、及び高周波集積回路 - 特許庁

To provide a semiconductor device comprising performing a process subsequent to a bipolar base after covering an MOS passive element with an insulating film in a method for manufacturing an integrated circuit containing the bipolar and the MOS passive elements.例文帳に追加

バイポーラおよびＭＯＳ、受動素子を含む集積回路の製造方法において、ＭＯＳ、受動素子を絶縁膜で覆った後に、バイポーラのベース以降の工程を行うことを特徴とする半導体装置を提供する。 - 特許庁

To provide a BiCDMOS structure implementing all of a DMOS (doubly diffused metal oxide silicon) power circuit, a CMOS (complementary metal oxide silicon) digital logic circuit and a complementary bipolar analog circuit on a single integrated circuit chip and a method of manufacturing the same.例文帳に追加

ＤＭＯＳ電力回路、ＣＭＯＳデジタル論理回路、及びコンプリメンタリバイポーラアナログ回路の全てを単一の集積化された回路チップ上に実現するＢｉＣＤＭＯＳ構造及びその製造方法を提供する。 - 特許庁

To constitute a high-frequency integrated circuit which can be miniaturized with high drive capability per unit area by a method, wherein a switch circuit is constituted of bidirectional heterojunction-type bipolar transistors as a switching element.例文帳に追加

双方向のヘテロ接合型バイポーラトランジスタをスイッチング素子としてスイッチ回路を構成することにより、単位面積あたりの駆動能力が高く小型化が可能な高周波集積回路を構成する。 - 特許庁

To provide a semiconductor integrated circuit capable of preventing the device characteristics from deteriorating even if an embedded oxide film in an SOI substrate is thinned and of forming a bipolar transistor.例文帳に追加

SOI基板内の埋め込み酸化膜を薄膜化しても、デバイス特性が劣化することがなく、バイポーラトランジスタも形成可能な半導体集積回路を提供する。 - 特許庁

To simplify process in a method for manufacturing a monolithic microwave integrated circuit, in which a heterojunction bipolar transistor(HBT) and a resistor and a capacity are set on the same substrate.例文帳に追加

ヘテロ接合バイポーラトランジスタ（ＨＢＴ）と抵抗体、キャパシタを同一基板上に設置したモノリシックマイクロ波集積回路の製造方法において、プロセスの簡略化を図る。 - 特許庁

To provide a logarithmic amplifier by which logarithmic conversion is performed with sufficient precision without depending on base current amplification factor β of a bipolar transistor which performs logarithmic amplification and suitable to an integrated circuit.例文帳に追加

対数増幅を行うバイポーラトランジスタのベース電流増幅率βに依存せず、精度良く対数変換を行うことができ、集積回路化に適した対数増幅器の提供。 - 特許庁

To prepare various functions to a field effect transistor (FET) by controlling polarity not during manufacturing but in use, with respect to the bipolar field effect transistor and semiconductor integrated circuit apparatus.例文帳に追加

両極特性電界効果型トランジスタ及び半導体集積回路装置に関し、作製時ではなく使用時に極性を制御することにより、ＦＥＴに種々の機能を持たせる。 - 特許庁

To provide a method for manufacturing a semiconductor integrated circuit, capable of reducing the occurrence of a bipolar phenomenon due to voltage dropping within a body, when pulling out holes produced due to impact ionization.例文帳に追加

インパクト・イオン化により発生するホールを引き抜く際のボディ内で電圧降下による寄生バイポーラ現象の発生を低減する半導体集積回路の製造方法を提供する。 - 特許庁

To reduce a leak current at an emitter/base junction and base resistance in a bipolar transistor which is suited for constructing an integrated circuit along with a CMOS type transistor of an LDD (Lightly Doped Drain) structure.例文帳に追加

ＬＤＤ構造のＣＭＯＳ型トランジスタと共に集積回路を構成するに好適なバイポーラトランジスタにおいて、エミッタ−ベース間接合リーク電流及びベース抵抗を低減する。 - 特許庁

To provide an integrated circuit bipolar junction transistor(BJT) which is improved so as to maximize both of a breakdown voltage (Bvceo) and a cut-off frequency/maximum frequency ratio (Ft/Fmax).例文帳に追加

降伏電圧（Ｂｖｃｅｏ）及び遮断周波数／最大周波数比（Ｆｔ／Ｆｍａｘ）の両方を最大にする改良された、集積回路二極接合トランジスタ（ＢＪＴ）を提供する。 - 特許庁

To protect a junction between the emitter and collector of an output transistor against damage even if a high voltage is applied to an output terminal or an integrated circuit changes abruptly in impedance in a semiconductor integrated circuit such as an RF module where hetero-junction bipolar transistors are used as output transistors.例文帳に追加

出力用トランジスタとしてヘテロ接合バイポーラ・トランジスタを用いたＲＦモジュールのような半導体集積回路において、出力端子に高電圧が印加されたりインピーダンスが急に変化したとしても出力用トランジスタのエミッタ・コレクタ間の接合が破壊されるのを防止できるようにする。 - 特許庁

To provide an integrated circuit wherein an internal resistance is low, especially an electrostatic discharge protection element wherein the base resistance of an npn bipolar transistor and a pnp bipolar transistor in an SCR is low, a high protection performance can be kept, and a holding current can be set at a high level.例文帳に追加

内部抵抗が低い集積回路、特に、ＳＣＲ中のＮＰＮバイポーラトランジスタ及びＰＮＰバイポーラトランジスタのベース抵抗が低く、高い保護性能を維持しつつ保持電流を高く設定することができる静電気放電保護素子を提供する。 - 特許庁

To provide a production method for semiconductor integrated circuit device for improving the breakdown voltage of transistors in the dielectric separated complementary bipolar transistor of an NPN transistor and a longitudinal PNP transistor.例文帳に追加

ＮＰＮトランジスタと縦型ＰＮＰトランジスタの誘電体分離型の相補型バイポーラトランジスタにおいて、トランジスタの高耐圧化を実現するための半導体集積回路装置の製造方法を提供する。 - 特許庁

To provide a semiconductor device which has a short trial manufacturing period even in a composite integrated circuit integrated to one chip from various semiconductor elements, such as a MOS transistor or a bipolar transistor and which can hence reduce the developing cost, and to provide a method for manufacturing the same.例文帳に追加

ＭＯＳトランジスタやバイポーラトランジスタといった各種半導体素子を１つのチップに集積化した複合ＩＣであっても、試作期間が短く、従って開発コストを低減することのできる半導体装置およびその製造方法を提供する。 - 特許庁

To provide a simple inexpensive oscillator of an integrated circuit, and its method, which has frequency stability improved over a selected frequency range, by reducing an influence of process changes and temperature changes on a base current of a bipolar transistor of an oscillator of an integrated circuit.例文帳に追加

集積回路発振器のバイポーラ・トランジスタのベース電流に対するプロセス変化と温度変化の影響を低減させることによって、選択された周波数の範囲にわたって改善された周波数安定度を有する簡単で低コストの集積回路発振器を提供する方法と装置を提供する。 - 特許庁

An analogue charge amplifier 58 is constituted by integrated bipolar technique and the reader circuit 48 of the amplifier is embodied by a BICMOS process being a system of digital technique, preferably, current mode logic(CML) technique.例文帳に追加

本発明では、アナログ電荷増幅器５８が、集積バイポーラ技術で構成され、増幅器の読出し回路４８はデジタル技術、好適には電流モード論理（ＣＭＬ）技術の形式であるＢＩＣＭＯＳプロセスで具現化される。 - 特許庁

To provide a semiconductor integrated circuit device and a production method therefor for improving the voltage resistance of transistors in the dielectric separated complementary bipolar transistor of an NPN transistor and a longitudinal PNP transistor.例文帳に追加

ＮＰＮトランジスタと縦型ＰＮＰトランジスタの誘電体分離型の相補型バイポーラトランジスタにおいて、トランジスタの高耐圧化を実現するための半導体集積回路装置およびその製造方法を提供する。 - 特許庁

To reduce influence of data loss due to latch up, and operations of parasitic bipolar components and snap back operations of MOSFETs being the phenomenon similar to them in a semiconductor integrated circuit device having a SRAM cell array.例文帳に追加

ＳＲＡＭセルアレイを有する半導体集積回路装置において、ラッチアップや、寄生バイポーラ素子の動作又はこれらと同様な現象であるＭＯＳＦＥＴのスナップバック動作によるデータ消失の影響を低減する。 - 特許庁

To provide an optoelectronic integrated circuit with high operation speed and high photosensitivity, in which a bipolar transistor and an optical device are appropriately provided by reducing the possibility that their performances are canceled with each other.例文帳に追加

バイポーラトランジスタおよび光素子がそれぞれの性能を互いに打ち消し合うおそれを抑制されて適正に設けられており、動作速度が速く、かつ、受光感度が高い光電子集積回路を提供する。 - 特許庁

To provide an input buffer and a semiconductor integrated circuit that can convert a signal according to an LVDS interface into a signal corresponding to an ECL interface with a configuration realized by a bipolar process so as to attain an input by the LVDS level interface.例文帳に追加

バイポーラプロセスにより実現し得る構成により、ＬＶＤＳインタフェースに従った信号をＥＣＬインタフェースに対応する信号に変換し、バイポーラプロセスにおいても、ＬＶＤＳレベルインタフェースによる入力を可能とする。 - 特許庁

The method for manufacturing a BiCMOS integrated circuit has a step for forming a base region 211 of a bipolar transistor and a P-type well 212 of an N-channel MOS transistor in one injecting step, and a step for forming a collector contact body well 213 of the bipolar transistor and an N-type well 208 of a P-channel MOS transistor in one injecting step.例文帳に追加

ＢｉＣＭＯＳ集積回路を製造する方法は、バイポーラ・トランジスタのベース領域２１１とＮチヤンネルＭＯＳトランジスタのＰ形ウエル２１２とを１つの注入段階で作成する段階と、バイポーラ・トランジスタのコレクタ接触体ウエル２１３とＰチヤンネルＭＯＳトランジスタのＮ形ウエル２０８とを１つの注入段階で作成する段階とを有する。 - 特許庁

To provide an optoelectronic integrated circuit which is, with a hetero-junction bipolar transistor and a photodiode connected together with no degradation in electric signal, excellent in operation speed and photosensitivity, with no degradation in high integration degree which is a feature of overall re-growth.例文帳に追加

ヘテロ接合バイポーラトランジスタ及びフォトダイオードが電気信号の劣化を伴うことなく接続され、全面再成長の特徴である高集積度を損ねることなく、動作速度及び受光感度に優れた光電子集積回路を提供する。 - 特許庁

To provide a microfabricated PN junction interface with good flatness by reducing low-frequency noise by solving problems of cooling within a range of, especially, 270 to 150°C during formation of a P-type region as a base before an N-type impurity is added such as a P-type wafer substrate of a MOS integrated circuit and a base region of an NPN transistor of a bipolar integrated circuit etc.例文帳に追加

ＭＯＳ集積回路のＰ型ウェーハ基板やバイポーラ集積回路のＮＰＮトランジスタのベース領域など、Ｎ型不純物を添加する以前の下地となるＰ型領域形成時の特に２７０〜１５０℃の範囲の冷却には問題があり、それらの問題を解決し低周波雑音を低減し、平坦性の良い微細化ＰＮ接合界面を提供する。 - 特許庁

The semiconductor integrated circuit device is provided with a first power source means equipped with a current supply element composed of a bipolar transistor for supplying a first potential required for operating the internal circuit and a second power source means for supplying a second potential set lower than the first potential, and when operating the internal circuit, the first potential is supplied but when not operating the internal circuit, the second potential is supplied.例文帳に追加

バイポーラトランジスタよりなる電流供給素子を含み、内部回路を動作させるために必要な第一の電位を供給する第一の電源手段と、前記第一の電位よりも低く設定された第二の電位を供給する第二の電源手段を備えており、前記内部回路を動作させる時には第一の電位を供給し、動作させない時には第二の電位を供給する。 - 特許庁

The semiconductor integrated circuit includes: a logic circuit 209 which outputs a first control signal through a driving circuit 120; and an NPN type bipolar transistor 201 in which a collector is connected to a supply voltage VCC of a high potential side, an emitter is connected to an output terminal VOUT, and an ON/OFF is controlled according to the first control signal input to a base.例文帳に追加

発明にかかる半導体集積回路は、第１の制御信号を駆動回路１２０を介して出力する論理回路２０９と、コレクタが高電位側の電源電圧ＶＣＣに接続され、エミッタが出力端子ＶＯＵＴに接続され、ベースに入力される第１の制御信号に応じてオンオフが制御されるＮＰＮ型バイポーラトランジスタ２０１をそなえる。 - 特許庁

As a result, generation of parasitic capacitance of the capacitance element 50 of an MIMC structure can be restrained, and an integrated circuit of high function and high performance is realized wherein the capacitance element 50 of an MIMC structure whose parasitic capacitance is low, the PN photodiode 36 and the bipolar transistor 38 are mounted mixedly.例文帳に追加

このため、ＭＩＭＣ構造の容量素子５０の寄生容量の発生を抑制することが可能になり、低寄生容量のＭＩＭＣ構造の容量素子５０とフォトダイオード３６とバイポーラトランジスタ３８とが混載された高機能、高性能の集積回路が実現される。 - 特許庁

A cable equalizer 20 formed as an active filter can be easily produced by heterojunction bipolar transistor(HBT) techniques, accordingly, can be extremely easily produced as a monolythic integrated circuit and consumes the nomical quantity of power and chip size.例文帳に追加

能動フィルタとして形成されたケーブル等化器２０であって、ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）技術により製作し易く、従ってモノリシック集積回路として相当容易に製作することができ、パワー及びチップ面積の公称量のみを消費するケーブル等化器２０が提供される。 - 特許庁

To provide a design method of a semiconductor integrated circuit which uses JI or SI, capable of analyzing in advance the effect of a parasitic bipolar transistors and that of guard ring against surge using simulation, for a lower product cost.例文帳に追加

ＪＩもしくはＳＩを用いた半導体集積回路の設計方法であって、寄生バイポーラトランジスタの影響やサージに対するガードリングを入れた効果等をシミュレーションにより予め解析することができ、製品コストを低減することのできる半導体集積回路の設計方法を提供する。 - 特許庁