「Bit error」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

To reduce the bit width of soft decision data after repetition reproducing and furthermore to suppress the characteristic deterioration of error correction caused by bit width reduction.例文帳に追加

レペティション再生後の軟判定データのビット幅を削減し、しかも、ビット幅削減による誤り訂正の特性劣化を抑制する。 - 特許庁

Parallel/serial conversion is performed on the bit sequence after the error correction decoding by a parallel/serial conversion part 207, and a transmission bit sequence is output.例文帳に追加

誤り訂正復号後のビット系列は、並直列変換部２０７で並列直列変換され送信ビット系列が出力される。 - 特許庁

By cooperation between the GS decoding portion 50 and the turbo-decoding portion 60, the reliability is increased and the bit error rate of the information bit u is decreased.例文帳に追加

ＧＳ復号部５０とターボ復号部６０の連携により、信頼度が増加し、情報ビットｕのビット誤り率が低減する。 - 特許庁

The control means 36 is controlled in response to the detected bit error rate to select an inverse quantizer with a different inverse quantization bit number.例文帳に追加

検出されたビット誤り率に応じて、制御手段３６を制御し、逆量子化ビット数の異なる逆量子化器を選択する。 - 特許庁

To provide a transmission error detection device, capable of detecting which of a bit string of identification information or a bit string of the main part of data has an error, when the error occurs in a bit string of transmission information composed of the identification information and the main part of the data.例文帳に追加

識別情報およびデータ本体とによって構成される伝送情報のビット列にエラーが発生した場合、識別情報のビット列およびデータ本体のビット列のいずれにエラーが発生したのかを検出することができる伝送エラー検出装置を提供する。 - 特許庁

To provide a method for setting the bit error probability reference value in a wire-wireless video communication system, where the different bit error probability reference value are set in every packet and also to provide a video transmission method of the wire-wireless video communication system which applies the bit error probability reference value setting system.例文帳に追加

パケット単位でビットエラー確率基準値を互に異なるように設定している有無線映像通信システムにおいてのビットエラー確率基準値の設定方法およびビットエラー確率基準値の設定方法を適用した有無線映像通信システムにおいての映像伝送方法。 - 特許庁

When the ECC circuit 40 detects an error of two-bit data, a reading characteristic during reading data from a memory cell 310 by the data reading part 32 is changed, errors of data of one-bit or below are corrected, and data whose error becomes one bit is corrected by using an error correction code.例文帳に追加

ＥＣＣ回路４０が２ビットのデータの誤りを検出した場合に、データ読出部３２がメモリセル３１０からデータを読出すときの読出特性を変更して、１ビット以下のデータの誤りに訂正し、誤りが１ビットとなったデータを、誤り訂正符号を用いて訂正する。 - 特許庁

A bit for indicating the generation of a data parity error is formed in a control register 17, status of the parity error bit indicates the error, sequence number is written in an error status area of the control register 17, and the error is notified to a main board 5, when the data parity error is generated in a bus interface 14 in bus master thereof.例文帳に追加

コントロールレジスタ１７にデータパリティエラー発生を示すビットを形成し、バスインタフェース１４がバスマスタ時にデータパリティエラーが発生した場合には、コントロールレジスタ１７のパリティエラービットのステータスがエラーを示すとともに、シーケンス番号をコントロールレジスタ１７のエラーステータス領域に書き込むようにし、メインボード５に対してエラー通知するようにした。 - 特許庁

After a bit arrangement creation means 70 adds an error detection bit (an eighth bit) (a), and adds bits in which first to seventh bits are reversed and the eighth bit is copied (b), to additional information to be embedded.例文帳に追加

埋め込むべき付加情報に対して、ビット配列作成手段７０が誤り検出ビット（第８ビット）を付加した後（ａ）、第１〜第７ビットを反転したビットと、第８ビットを複写したビットを付加する（ｂ）。 - 特許庁

An error detection and correction circuit detects whether a bit D0(ta) or a bit D1(ta) includes an error by comparing bits D0(ta), D0(tb) and D1(ta), and D1(tb), and corrects a detected error.例文帳に追加

誤り検出訂正回路が、ビットＤ０（ｔａ）、Ｄ０（ｔｂ）及びＤ１（ｔａ）、Ｄ１（ｔｂ）の比較により、ビットＤ０（ｔａ）又はビットＤ１（ｔａ）が誤りを含むか否かを検出し、かつ、検出された誤りを訂正する。 - 特許庁

In addition, a bit showing that soft error has occurred previously is made in the cache memory, and if error occurs again when the bit shows "1", it is judged that hardware error is occurring, and interruption is made to a CPU.例文帳に追加

そして、キャッシュメモリに、以前にソフトエラーが発生したことを示すビットを立てておき、このビットが”１”のときに、再び、エラーが発生した場合には、ハードウェアのエラーが発生していると判断して、CPUに割り込みをかけるようにする。 - 特許庁

In addition, bit error rate is calculated by every three hierarchies, when the error rate exceeding the threshold by every hierarchy is generated, it is displayed on a display 160 and the receiving state is decided by the bit error rate measuring instrument 140.例文帳に追加

また、ビット誤り率測定器140では、３つの階層ごとにビット誤り率を演算し、階層ごとのしきい値を超える誤り率が発生した場合に、表示器160に表示させて受信状態を判断することができる。 - 特許庁

The device obtains a partial integrated error rate by dividing the sum total of the number of bit errors with the sum total of the number of accesses by using contents of a set of the fixed number of error indexes.例文帳に追加

部分積分エラーレートは一定数のエラー指標の組から、ビットエラー数の総和をアクセス数の総和で除して得る。 - 特許庁

To provide a contents address memory capable of coping with an error occurrence place by efficiently checking the existence/absence of a bit error of stored data.例文帳に追加

格納されたデータのビットエラーの有無を効率的にチェックでき、エラー発生箇所に対処可能な内容アドレスメモリを提供する。 - 特許庁

To improve a network bit error rate after error correction and decoding when impulsive noise is present in a wireless OFDM network.例文帳に追加

無線ＯＦＤＭネットワークにおいてインパルス性ノイズが存在する時、誤り補正及び復号後のネットワークビット誤り率を改善する。 - 特許庁

Data transmitted from a transmission node 1 are received by a reception node 1 and a bit error rate is measured by an error-correcting decoder 23.例文帳に追加

送信ノード１より送信されたデータは、受信ノード１により受信され、誤り訂正復号器２３でビットエラーレートが計測される。 - 特許庁

If there is a CAM or RAM bit error, an error will be detected since the two sets of parity bits will not match.例文帳に追加

ＣＡＭまたはＲＡＭにビットエラーが発生する場合、これら２つのパリティビットセットは整合しないため、エラーが検出されることになる。 - 特許庁

3. Electronic computers or electronic assemblies thereof designed for a rate of error of less than 1/10 million per 1 bit per day from a single event error 例文帳に追加

（三）　単事象障害によるエラー率が一日当たり一、〇〇〇万分の一毎ビット未満となるように設計したもの - 日本法令外国語訳データベースシステム

Two syndromes S1, S3 are set for specifying the error position of information to be decoded and only with respect to a 1-bit error and a 2-bit error, a syndrome value/error position correspondence storage means 12 stores the correspondence between the combination of the values of the syndrome S1 and the syndrome S3 and the error position.例文帳に追加

復号対象となる情報の誤り位置を特定するための２つのシンドロームＳ１、Ｓ３が設定され、シンドローム値誤り位置対応記憶手段１２が１ビットの誤り及び２ビットの誤りに関してのみシンドロームＳ１の値及びシンドロームＳ３の値の組み合わせと誤り位置との対応を記憶する。 - 特許庁

An error distance synthesization part 285 of this reception device 200 synthesizes an error distance Δ2 of a transmission signal x2 and an error distance Δ1 of a transmission signal x1 to calculate a synthesized distance Δ12 for each of states of a first bit to fourth bit, and an error distance extraction part 286 extracts a minimized error distance.例文帳に追加

受信装置２００の誤差距離合成部２８５は、送信信号ｘ２の誤差距離Δ２と送信信号ｘ１の誤差距離Δ１を合成して、１ビット目〜４ビット目の状態毎に合成誤差距離Δ１２を算出し、誤差距離抽出部２８６は、最小となる誤差距離を抽出する。 - 特許庁

Reference data is collated with inputted data, bit position information from a reference data generating part is fetched by every detection of the error bit every time, when an error bit is detected, the bit patterns of the reference data are displayed continuously on a pattern display part 33, bits with errors are marked and displayed by attaching diagonal lines in a figure.例文帳に追加

基準データと入力データとを照合し、誤りビットが検出されるごとに、その時の基準データ発生部からのビット位置情報を取込み、パターン表示部３３に基準データのビットパターンを連続的に表示し、その誤りのあったビットには、印し、図は斜線を付けて表示する。 - 特許庁

In the absence of a CAM or RAM bit error, the reference parity bits from the RAM will match.例文帳に追加

ＣＡＭまたはＲＡＭにビットエラーがない場合、ＲＡＭからの参照パリティビットが整合する。 - 特許庁

Since the inspection is performed by every 1 bit resistance element, an influence of a measurement error is made small.例文帳に追加

１ビット抵抗要素ずつ検査を行うので、測定誤差の影響を小さくすることができる。 - 特許庁

Error correction when data of four bits is read and written for a memory cell is performed for each bit group.例文帳に追加

メモリセルに対して４ビットのデータを読み書きする際の誤り訂正をビットグループ毎に行う。 - 特許庁

By the CDMA system and the canceling method, a BER (bit error rate) is reduced for increasing an S/N ratio.例文帳に追加

このシステムおよび方法はビット誤り率（ＢＥＲ）を低減して信号対雑音比を高める。 - 特許庁

To estimate a network ID precisely even in a reception situation, where a bit error occurs.例文帳に追加

ビット誤りが発生する受信状況であっても、ネットワークＩＤを高精度に推定する。 - 特許庁

The equalization method and device attains a bit error rate permissible for an overhead.例文帳に追加

等化の方法および装置は、比較的低いオーバーヘッドで許容可能なビット誤り率を達成する。 - 特許庁

Uneven error protection is provided for the input bits based on the significance of each input bit.例文帳に追加

入力ビットは、各入力ビットの重要性に基づく不均一誤り保護が提供される。 - 特許庁

To provide a VSB demodulator capable of controlling a bit error rate small.例文帳に追加

ビット誤り率を小さくするように調整することができるＶＳＢ復調装置を提供する。 - 特許庁

The system and method decreases the bit-error rate (BER) and enhances the signal-to-noise ratio.例文帳に追加

このシステムおよび方法はビット誤り率（ＢＥＲ）を低減して信号対雑音比を高める。 - 特許庁

Here, the power p(i) is selected advantageously by applying a bit error rate minimization standard.例文帳に追加

累乗p(i)は、ビット誤り率最小化基準を適用することにより選ばれることが有利である。 - 特許庁

A comparator (35) compares the tuner performance, such as bit error rate (34), with a predetermined performance.例文帳に追加

比較器（３５）はビット誤り率（３４）のようなチューナ性能を予め決められた性能と比較する。 - 特許庁

PSK (Phase Shift Keying) shows good bit-error rate characteristics and makes multi-phase modulation available. 例文帳に追加

PSK（位相偏移キーイング）は良好なビット誤り率特性を示し、多位相変調を可能にする。 - コンピューター用語辞典

To provide an error correction apparatus in a digital communication terminal capable of enhancing the error correction processing capability in digital wireless communication without making error correction processing heavier by using, for a 1-bit error correction means, a CRC used for an error detection means in the digital wireless communication where the error correction processing and the error detection processing are performed.例文帳に追加

デジタル無線通信では誤り訂正処理と、誤り検出処理を実施しているが、ここの誤り検出手段として用いているＣＲＣを１ビット誤り訂正手段として用いることにより、誤り訂正処理を重くすることなく、デジタル無線通信における誤り訂正処理能力の向上を図る。 - 特許庁

A sum check bit obtaining part 7 obtains an error detection and correction encoded sum check bit, and a digital watermark embedding part 8 embeds the sum check bit to the original image with the use of the digital watermark.例文帳に追加

サムチェックビット取得部７は、誤り検出訂正符号化されたサムチェックビットを取得し、電子透かし埋め込み部８は、このサムチェックビットを、電子透かしを用いて原画像に埋め込む。 - 特許庁

The bit position where errors to be accumulated at the time of fetching each bit corresponding to the error of the baud rate exceed a prescribed value is detected by a decoder 6c and NAND gate 6e of a bit position detecting part 6.例文帳に追加

ボーレートの誤差に応じて各ビットを取り込む際に累積する誤差が所定値を超えるビット位置を、ビット位置検出部６のデコーダ６ｃおよびＮＡＮＤゲート６ｅで検出する。 - 特許庁

An address conversion circuit 11 divides a 8-bit control signal Θdenoting a phase error of 0-2π into a high-order 2-bit conversion control signal and a low-order 6-bit address Θ' of 0-π/2.例文帳に追加

アドレス変換回路１１により０〜２πの位相誤差を示す８ビット制御信号Θを上位２ビットの変換制御信号と、０〜π／２の下位６ビットのアドレスΘ’に分ける。 - 特許庁

An information bit string that is subjected to encoding processing for error correction in the form of connecting an error correction code outside a LDPC code is received as a reception bit string, is subjected to LDPC decoding processing and is subsequently subjected to error correction processing corresponding to an error correction code.例文帳に追加

ＬＤＰＣ符号の外側に誤り訂正符号を連接する形態の誤り訂正用の符号化処理が施された情報ビット列を受信ビット列として受信し、ＬＤＰＣ復号化処理を施した後、誤り訂正符号に対応した誤り訂正処理を施す。 - 特許庁

In the semiconductor storage device provided with an error detection correction system, a first operation mode for performing 2-bit error correction using a BCH code and a second operation mode for performing 1-bit error correction are set to the error detection correction system switchably by sharing a main part of the system.例文帳に追加

エラー検出訂正システムを備えた半導体記憶装置において、前記エラー検出訂正システムは、ＢＣＨコードを用いて２ビットエラー訂正を行う第１の動作モードと、１ビットエラー訂正を行う第２の動作モードとが、システムの主要部を共用して切り換え可能に設定される。 - 特許庁

The error bit control part 16 has a function for comparing an error amount detected by the error detecting part 15 with a preset regulation amount and requesting the ADSL interface part 14 to reduce the number of bits of each bit when the error amount becomes equal to or greater than the regulation amount.例文帳に追加

エラー・ビット制御部１６は、エラー検出部１５で検出されたエラー量と予め設定された規定量とを比較し、エラー量が規定量以上になるとＡＤＳＬインターフェース部１４に対して各トーンのビット数を減らすように要求する機能を有する。 - 特許庁

An error correction part 33 performs error correction for the write data outputted from the write data generation part 32 based on the control information, and a check bit generation part 34 generates a check bit for error correction from the write data outputted from the error correction part 33 and writes it in the memory 2.例文帳に追加

そして、エラー訂正部３３が、その制御情報に基づき、ライトデータ生成部３２から出力されるライトデータに対してエラー訂正を行ない、検査ビット生成部３４がエラー訂正部３３から出力される前記ライトデータからエラー訂正用検査ビットを生成してメモリ２に書き込む。 - 特許庁

This method is generally applied to channel transmission where a bit rate is less than 100 k-bit/second and an error rate is higher than 10-6, and further higher than 10-4.例文帳に追加

この方法は、一般に、ビットレートが１００ｋｂｉｔ／秒未満、エラーレートが１０^−６より大きく、さらには１０^−４より大きい。 - 特許庁

To provide a receiving circuit capable of improving a bit error by limiting a transmission bit rate and without increasing it.例文帳に追加

伝送ビットレートを制限し上昇させることなくビット誤りを改善することができる受信回路およびディジタル伝送システムを提供する。 - 特許庁

The expected CRC is a function of the data group and the control/status bit not including the at least one error status bit.例文帳に追加

前記予期されたＣＲＣは、前記データ群と、前記少なくとも１ビットの誤りステータスビットを含まない制御／ステータスビットとの関数である。 - 特許庁

To eliminate a main cause of generating an error read-out data caused by dispersion of coupling capacitor between an upper side bit line and a lower side bit line.例文帳に追加

上位側ビット線と下位側ビット線との間のカップリング容量のばらつきによる読み出しデータのエラー発生要因を除去する。 - 特許庁