「DELAY ELEMENT」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

PROGRAMMABLE DELAY ELEMENT FOR VERIFYING TRANSMISSION SOURCE SYNCHRONOUS LINK FUNCTION DESIGN BY SIMULATION例文帳に追加

シミュレーションによって送信元同期リンク機能設計を検証するためのプログラマブル遅延要素 - 特許庁

The optical delay element is constituted by using a small diameter single mode optical fiber.例文帳に追加

細口径単一モード光ファイバを使用して、光遅延素子を構成することを、特徴とする。 - 特許庁

OPTICAL DELAY ELEMENT, ILLUMINATION OPTICAL DEVICE, EXPOSURE DEVICE AND METHOD, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE例文帳に追加

光遅延素子、照明光学装置、露光装置及び方法、並びに半導体素子製造方法 - 特許庁

A 2nd pointer device PM2 designates a delay element in which data multiplying a tap coefficient is stored.例文帳に追加

第２のポインタ装置PM２はタップ係数を乗算するデータが格納されている遅延素子を指定する。 - 特許庁

The output terminal of the amplification element becomes the output terminal as the amplifier and there are no problems of group delay.例文帳に追加

増幅素子の出力端子が増幅器としての出力端子となり、群遅延の問題がない。 - 特許庁

Each inverting delay element includes an inverter 44 having an output node 24.例文帳に追加

各反転形遅延素子は、出力ノード２４を有するインバータ４４を備える。 - 特許庁

Each optical delay element is provided between the adjacent optical storage elements.例文帳に追加

また、光遅延素子は、隣接する光記憶素子の間にそれぞれ設けられている。 - 特許庁

To make operational speed of a device faster by reducing gate delay of a necessary semiconductor element.例文帳に追加

必要な半導体素子のゲート遅延を短縮して装置の動作速度を速める。 - 特許庁

A CPU 36 calculates the reference delay count value of each vibration element, which corresponds to the reference frequency.例文帳に追加

ＣＰＵ３６は基準周波数に対応した基準遅延カウント値を各振動素子ごとに算出する。 - 特許庁

An RF phase shift that is proportional to a RF frequency is obtained by using the delay element.例文帳に追加

遅延素子を用いることにより、ＲＦ周波数に比例するＲＦ位相シフトを引き起こすことができる。 - 特許庁

Activation of a sense amplifier is delayed from a point of time of selecting a block using a delay element.例文帳に追加

遅延素子を用いて、ブロック選択時点から、センス・アンプの活性化を遅延させる。 - 特許庁

The delay element 12 delays a DQPSK optical signal by one symbol time.例文帳に追加

遅延要素１２は、ＤＱＰＳＫ光信号を１シンボル時間だけ遅延させる。 - 特許庁

A common delay element model of the same characteristics in a controlled object before and after a structural change is extracted.例文帳に追加

構造変化前後の制御対象で同じ特性を持つ共通遅れ要素モデルを抽出する。 - 特許庁

To provide an FF (flip-flop) circuit capable of performing a high-speed operation by reducing a propagation delay time of a circuit element.例文帳に追加

回路素子の伝搬遅延時間を削減し、高速動作が可能なＦＦ回路を提供する。 - 特許庁

Therefore, a delay element formed on a transmission path of parallel data can be made the minimum.例文帳に追加

このため、並列データの伝送経路上に形成される遅延要素を最小限にできる。 - 特許庁

A spare capacity element (12) acting like a component for configuring a delay circuit is prepared for the FF cell (10).例文帳に追加

ＦＦセル（１０）に、遅延回路を構成する要素となる予備の容量素子（１２）を用意しておく。 - 特許庁

A delay member 50 is fitted to a rod 316' operating the valve element 32d.例文帳に追加

弁体３２ｄを操作するロッド３１６’に遅延部材５０が嵌装してある。 - 特許庁

As the operation environment, temperature, delay of a circuit element accompanying process variation and a source voltage, etc. are observed.例文帳に追加

動作環境として、温度、プロセス変動に伴う回路素子の遅延、電源電圧等を観測する。 - 特許庁

A delay analyzing tool 22 finds the propagation delay time of the input signal path of the specified element and calculates the difference in propagation delay time between corresponding paths of the circuits shown by the two circuit diagrams.例文帳に追加

ディレイ解析ツール２２は、特定した素子の入力信号パスの伝搬遅延時間を求め、２つの回路図で示される回路の対応するパスでの伝搬遅延時間の差を計算する。 - 特許庁

The clock un-reaching detection circuit 10 counts the number of clocks of a delay circuit 2 for a certain period, and detects un-reaching of clock to the delay element of the delay circuit 2 from the result.例文帳に追加

クロック未到達検出回路１０は、ある一定期間、遅延回路２のクロック数をカウントし、その結果から遅延回路２の遅延素子へのクロック未到達を検出する。 - 特許庁

When row address signals XA<0>, XA<1> are both at L level, delay is given to an internal clock signal intCLK0 before delay only by a delay element 501.例文帳に追加

行アドレス信号ＸＡ＜０＞，ＸＡ＜１＞がともにＬレベルのときには、遅延素子５０１によってのみ遅延前の内部クロック信号ｉｎｔＣＬＫ０に遅延が与えられる。 - 特許庁

As the global fuse circuit is used also for programming a delay element in the clock control circuit, delay in the clock control circuit is made substantially same as delay in the data block.例文帳に追加

グローバル・ヒューズ回路は、クロック制御回路内の遅延素子をプログラムする際にも用いるので、クロック制御回路およびデータ・ブロック内の遅延は本質的に同一となる。 - 特許庁

A delay element 24 on the coupling path 11 is sent from the transmitter 26 and used to adjust a delay in the coupling path 11 so as to correspond to a delay of the transmitter signal received by the transmission scanning receiver 17.例文帳に追加

結合経路１１における遅延素子２４は、送信機２６より送信されて送信スキャニングレシーバ１７で受信された送信機信号の遅延に対応するように結合経路１１の遅延を調整するのに使用される。 - 特許庁

To provide an optical pulse delay element which makes it possible to optionally control time delay of an optical pulse within about 100 picoseconds and realizes a light delay function with simple constitution.例文帳に追加

光パルスが１００ピコ秒以内程度の間で任意に時間遅延を制御できるようにするとともに、簡単な構成で光遅延機能を実現した光パルス遅延素子を提供すること。 - 特許庁

A variable delay element consists of the serial circuit of an inverter, and a signal section free from delay for writing to each register and a signal section free from delay for reading from the register are arranged in parallel in this inverter.例文帳に追加

可変の遅延素子はインバータの直列回路から成っており、このインバータにそれぞれレジスタへの書き込みのための遅延のない信号区間およびレジスタからの読み出しのための遅延のない信号区間が並列に配置されている。 - 特許庁

The reading speed is set two times as fast as the writing speed, and data corresponding to each delay element circuit 12b-12h of a delay circuit 12 are provided to each delay stage of a tap part 12B.例文帳に追加

このとき読出し速度は、書込み速度に対する倍の速度で、遅延部12の各遅延素子回路12b 〜12h に対応するデータをタップ部12B の各遅延段に提供する。 - 特許庁

Therefore, since delay control in the first variable delay circuit is performed on the basis of phase comparison, error hardly occurs in the delay values, while being hardly affected by the input signal, element parameters and environmental changes.例文帳に追加

従って、第１の可変遅延回路における遅延制御は、位相比較に基づいて行われるため、入力信号、素子パラメータ及び環境変化の影響を受けにくく、遅延値に誤差が極めて生じにくい。 - 特許庁

When an input signal IN becomes H level; an input signal IN2 delayed by a delay time τD by a delay element 21 is generated, L level of signals A and B is generated, and thereby NMOSs 53 and 54 are turned off simultaneously for a duration of the delay time τD.例文帳に追加

人力信号INがＨになると、遅延素子２１により遅延時間τDだけ遅れた入力信号IN2が生成され、信号A,BのＬが生成され、遅延時間τDの間だけNMOS５３及び５４が同時にオフする。 - 特許庁

A propagation delay of an edge in a delay element sensitive to the variation of the environmental parameter is measured to compare a present or a measured delay with at least one reference value.例文帳に追加

環境パラメータの変化に影響されやすい遅延素子におけるエッジの伝搬遅延を測定し、現在の、又は測定された遅延を少なくとも一つの基準値と比較することを含む。 - 特許庁

To provide a delay switch capable of operating a load to make a delay motion and another load not making delay motion but to be used simultaneously through the opening/closing operations of one opening and closing element.例文帳に追加

遅延動作させる負荷と、遅延動作させないが同時に使用する負荷とを一つの開閉素子の開閉操作で操作することができる遅れスイッチを提供する。 - 特許庁

According to the input timing of the selected data, the compiler newly sets a delay element in the former stage of the instruction group to delay the execution time of each instruction, and assigns a PE in which delay is executed.例文帳に追加

そして、選択されたデータの入力のタイミングにあわせて、各命令の実行時間を遅延させるために、命令群の前段にあらたに遅延素子を設定して、遅延を実行するＰＥを割り当てる。 - 特許庁

An electronic endoscope device for connecting electronic endoscopes 10 having different length with a processor device 12 is provided with a reference delay amount generating circuit 24 which generates a signal with rough reference delay amounts and a small delay amount generating circuit 26 which generates a signal with shorter delay amounts than the reference delay amounts by using a gate delay element or the like.例文帳に追加

異なる長さを持つ電子内視鏡１０をプロセッサ装置１２に接続する電子内視鏡装置において、大まかな基準遅延量の信号を発生する基準遅延量発生回路２４と、ゲート遅延素子等を用いて上記基準遅延量よりも短い遅延量の信号を発生する小遅延量発生回路２６とを備える。 - 特許庁

This clock generating circuit (digital PLL circuit) is provided with a clock comparator 2 that compares an external clock with a comparison clock corresponding to an internal clock, a delay element stage 6 that includes a plurality of delay elements delaying a signal corresponding to the internal clock, and a delay stage control circuit 4 that controls the delay elements in the delay element stage 6 in response to an output of the clock comparator 2.例文帳に追加

本発明によるクロック生成回路（ディジタルＰＬＬ回路）は、外部クロックと内部クロックに対応する比較クロックとを比較するクロック比較器２と、内部クロックに対応する信号を遅延する複数の遅延素子を含む遅延素子段６と、クロック比較器２の出力に応じて遅延素子段６における遅延素子を制御する遅延段制御回路４とを備える。 - 特許庁

This circuit controls the quantity of delay to come to a fixed value, by inputting a pulse signal into a delay element and generating a pulse signal concerned with the quantity of delay, and integrating this pulse signal, and controlling a heater, arranged in close contact with a delay IC with this integrated signal.例文帳に追加

遅延素子にパルス信号を入力して遅延量に関連するパルス信号を生成し、このパルス信号を積分して、この積分した信号で遅延ＩＣに密着して配置されたヒーターを制御して、遅延量が一定値になるように制御するようにした。 - 特許庁

The delay amount of a delay element 25 is adjusted such that a loop delay of a loop which returns to an input terminal 21 from an input terminal 20 of an AND circuit 24 through a NAND output terminal 23 is a delay for an "n + 1/2" period (n is integer ≥0) of an output clock signal.例文帳に追加

論理積回路２４の入力端子２０から否定論理積出力端子２３を通じて該入力端子２１へ帰還するループのループ遅延が、出力クロック信号の「ｎ＋１／２」周期（ｎは０以上の整数）分となるような遅延を与えるよう、遅延素子２５の遅延量を調整する。 - 特許庁

The delay element is arranged, in at least one of the signal lines and is configured to delay the signals to be transmitted through the signal lines so that the delay of these signals can be made substantially the same, and to compensate for the signal delay time due to a line length difference ΔL.例文帳に追加

上記遅延素子は、上記信号線路の少なくとも一方に設けられ、これら信号線路を伝送される信号の遅延が実質的に同じになるように遅延し、線路長差ΔＬによる信号遅延時間を補償することを特徴としている。 - 特許庁

As a result, a time interval of the state of phase during the oscillation is nearly a half of the delay time of each delay element so that the resolution of the oscillation circuit in the state of phase can be improved up to about twice a limit level depending on the delay time of the delay elements.例文帳に追加

この結果、発振中における位相状態の時間刻みは各遅延素子の遅延時間のほぼ１／２になり、発振回路の位相状態の分解能を遅延素子の遅延時間で決まる限界のほぼ２倍まで高めることが可能になる。 - 特許庁

To provide a semiconductor device for generating signal propagation delay without providing any delay element at a signal line side, and for easily forming an equivalent delay element on a chip or wiring board when a reference potential plane such as a GND plane faced to the neighborhood of the signal line exists.例文帳に追加

信号線の近くに対向するＧＮＤ平面などの参照電位平面が存在する場合、信号線側に遅延素子を設けずに信号伝搬遅延を生じさせ、等価的な遅延素子をチップや配線基板に容易に形成できる半導体装置を提供する。 - 特許庁

The DLL (Delayed Locked Loop) integrated circuit comprises a control circuit which responds to at least a delay element and a 1st clock signal relating to occurrence of a internal clock signal, and periodically adjusts delay of at least one delay element.例文帳に追加

内部クロック信号の発生と関連する少なくとも一つの遅延要素及び第１クロック信号に応答して前記少なくとも一つの遅延要素の遅延を周期的に調整する制御回路を備えるＤＬＬ集積回路が提供される。 - 特許庁

The circuit requiring the delay by the delay element is arranged within a gate array region 20 arranged at the center of the semiconductor substrate 10 designed by the gate array method, and at the same time, the plurality of deley elements are structured as a standard cell in the delay element arrangement region 40 outside of the gate array region 20.例文帳に追加

遅延素子による遅延を必要とする回路は、ゲートアレー方式で設計される半導体基板１０の中央に配置されたゲートアレー領域２０内に配置する一方、複数の遅延素子は、ゲートアレー領域２０の外側の遅延素子配置領域４０に、スタンダードセルとして構成される。 - 特許庁

The refresh control device is provided with a DLL8 constituted of delay elements 22 of a plurality of stages, a delay element number of stages storing register 11 during DLL lock, a delay element number of stages comparator 12 during DLL lock, and a refresh period generating part 7.例文帳に追加

リフレッシュ制御装置は、複数段の遅延素子２２で構成されたＤＬＬ８と、ＤＬＬロック時の遅延素子段数格納レジスタ１１と、ＤＬＬロック時の遅延素子段数比較器１２と、リフレッシュ周期生成部７とを備える。 - 特許庁

To provide a test circuit for a variable delay element in which even a micro variation of delay time can be measured accurately and GO/NO GO test for a variable delay element can be carried out accurately in a short time.例文帳に追加

可変遅延素子の遅延時間変化量が非常に小くても、微小な遅延時間変化量を精度良く測定でき、可変遅延素子の良否判定を短時間に精度良く実施することが可能となる可変遅延素子のテスト回路を提供する。 - 特許庁

In the embodiment of as an example, the differential variance element for a first degree can be a standard differential group delay (DGD) element.例文帳に追加

範例となる実施形態では、第１の次数の微分分散素子は標準的な微分群遅延（ＤＧＤ）素子であることが可能である。 - 特許庁

An antenna element 1 capable of radiating two orthogonal polarized waves is two-dimensionally arranged and a 180° delay circuit 3 is connected to a part of the antenna element 1.例文帳に追加

直交する２つの偏波を放射可能なアンテナ素子１を次元的に配列し、アンテナ素子１の一部に１８０°遅延回路３を接続する。 - 特許庁

To provide a light-emitting element drive circuit that can shorten delay time from the input of a light emitting signal to sufficient light emission by the light emitting element.例文帳に追加

発光信号の入力から発光素子が十分発光するまでの遅延時間を短縮することができる発光素子駆動回路を提供する。 - 特許庁