「DELAY ELEMENT」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A plurality of signal transmission elements having a different delay time and a plurality of delay time variable transmission elements having a different delay time are combined and used, and this enables obtaining the delay signal sequence of the time interval shorter than the shortest delay transmission time of the signal transmission element or the delay time variable transmission element.例文帳に追加

遅延時間の異なる複数の信号伝送素子あるいは遅延時間の異なる複数の遅延時間可変伝送素子を組み合わせて用いることによって、信号伝送素子あるいは遅延時間可変伝送素子の最短遅延伝送時間より短い時間間隔の遅延信号列を得ることが可能になった。 - 特許庁

Further, each of the delay circuits is composed of a delay line 2 to which a plurality of delay elements are connected, and a PLL circuit 3, a VCO 3 and the delay line 2 in the PLL circuit are composed of the same delay element, and the same control voltage is supplied.例文帳に追加

さらに各遅延回路を、複数の遅延素子を接続したディレイライン２とＰＬＬ回路３で構成し、ＰＬＬ回路中のＶＣＯ３とディレイライン２とを同一の遅延素子で構成し、同一の制御電圧を供給する。 - 特許庁

To compensate for a delay time of a clock tree (CT) only with a delay fluctuation width by a delay element of a delay circuit part in VCDLs (voltage-controlled delay circuit) constituting a DLL (dynamic link library).例文帳に追加

ＤＬＬを形成するＶＣＤＬにおいて、クロック・ツリー（ＣＴ）部の遅延時間を遅延回路部の遅延素子による遅延変動幅だけで補償することにある。 - 特許庁

The delay circuit 350 is constituted by connecting a plurality of the basic delay elements in series while including one delay element for adjustment which has a delay ratio R generated by the delay ratio adjusting circuit 330 as an initial stage.例文帳に追加

遅延比率調整回路３３０によって生成された遅延比率Ｒを有する調整用遅延素子１個を初段とし、基本遅延素子を複数個直列接続して遅延回路３５０を形成する。 - 特許庁

A delay element includes: a delay generating part 11 which adds a delay amount τd to an input signal Vi to generate an output signal Vo; and a delay control part 12 which controls the delay τd.例文帳に追加

入力信号Ｖｉに遅延量τｄを加えて出力信号Ｖｏとする遅延発生部１１と、遅延τｄを制御する遅延制御部１２とを備えている。 - 特許庁

A delay time control signal generating section 21b generates three delay time control signals for programming the delay time of each delay element included in the same delay block 24a, 24b, 24c.例文帳に追加

遅延時間制御信号生成部２１ｂは、同じ遅延ブロック２４ａ、２４ｂ、２４ｃに含まれる遅延素子ごとにそこでの遅延時間をプログラムするための３つの遅延時間制御信号を生成する。 - 特許庁

A scan circuit includes a delay line, provided with a delay element 24 and a delay-mode selector 25, and a mode during test is set to a delay measuring mode, by setting "1" to a delay-mode enable DE of the selector 25.例文帳に追加

スキャン回路に遅延素子２４、ディレイモード用セレクタ２５を備えたディレイラインを設け、テスト時のモードをセレクタ２５のディレイモードイネーブルＤＥに“１”を設定してディレイ測定モードにする。 - 特許庁

A delay element 16 in a signal delaying means 13 outputs the data in the delay element shifted by the number of times set by signal delay quantity data 20 as a delay signal XL among pieces of data in the delay element that has shifted a signal 102 to an output side according to a clock signal 203.例文帳に追加

信号遅延手段１３内の遅延素子１６は、信号１０２をクロック信号２０３に従って出力側にシフトした遅延素子内部データの内、信号遅延量データ２０５で設定される回数だけシフトした遅延素子内部データを遅延信号ＸＬとして出力する。 - 特許庁

To obtain a delay signal sequence of a time interval shorter than the shortest delay transmission time of a signal transmission element or a delay time variable transmission element, and solve a disadvantage of the obtained delay signal sequence.例文帳に追加

信号伝送素子あるいは遅延時間可変伝送素子の最短遅延伝送時間より短い時間間隔の遅延信号列を得ることと、得られた遅延信号列に付随する不都合を解決することである。 - 特許庁

A strobe delay control circuit 130 generates a second control signal CTR2 to be output to the delay element 140 from the first control signal CTR1 and the expected value of the amount of delay by the delay element 140.例文帳に追加

ストローブ遅延制御回路１３０は、第１の制御信号ＣＴＲ１と、遅延素子１４０による遅延量の期待値とから、遅延素子１４０に出力する第２の制御信号ＣＴＲ２を生成する。 - 特許庁

The delay element chain 25 is constituted of delay elements in which input/output arranged corresponding to delay elements of each stage of the delay element chain 24 are reversed.例文帳に追加

遅延素子チェーン２５は、遅延素子チェーン２４の各段遅延素子に対応して配置された入出力を反転させた遅延素子により構成されている。 - 特許庁

A delay element 140 has the same configurations as that of the delay element 122, and is configured to delay a strobe signal S1 from the outside according to an amounts of delay corresponding to a second control signal CTR2.例文帳に追加

遅延素子１４０は、遅延素子１２２と同一の構成を有し、外部からのストローブ信号Ｓ１を、第２の制御信号ＣＴＲ２に応じた遅延量の分だけ遅延させる。 - 特許庁

Since an output signal of each data delay element and a valid delay element can be taken out, respectively, with respect to one incoming signal inputted into the delay circuit 1, two or more output signals of a desired amount of delay can be acquired.例文帳に追加

各データ遅延素子及びバリッド遅延素子の出力信号は、それぞれ取り出すことができるので、遅延回路１に入力する１つの入力信号について、所望の遅延量の複数の出力信号を得ることができる。 - 特許庁

In a valid delay part 1b, the input valid indicating the validity of the input data is delayed by a valid delay element corresponding to a data delay element of the data delay part 1a.例文帳に追加

バリッド遅延部１ｂは、入力データの有効を示す入力バリッドを、データ遅延部１ａのデータ遅延素子に対応するバリッド遅延素子によって遅延する。 - 特許庁

The pulse signal input into the delay element 21 in the first stage is delayed by total delay time of the delay elements to be output from the final stage delay element 2n.例文帳に追加

初段の遅延素子２１に入力されたパルス信号は、遅延素子の合計遅延時間だけ遅延されて、最終段の遅延素子２ｎから出力される。 - 特許庁

A delay element 102a and a delay element 102b are conductors of which the entire length is 1/4 wavelength and length L2 is folded in 1/8 wavelength.例文帳に追加

遅延素子１０２ａ及び遅延素子１０２ｂは、全長が１／４波長であり、長さＬ２が１／８波長で折り返された導体である。 - 特許庁

Thereby, the input data and their valid pass the data delay element and the valid delay element at the same timing.例文帳に追加

これにより、入力データとそのバリッドとは、対応付けられたデータ遅延素子とバリッド遅延素子を同じタイミングで通過する。 - 特許庁

A delay block 303 outputs plural picture element clock signals whose delay time is different based on a picture element clock signal CLK1.例文帳に追加

遅延ブロック３０３は、画素クロック信号ＣＬＫ１に基づいて、遅延時間の異なる複数の画素クロック信号を出力する。 - 特許庁

A delay element section 12 that complementarily operates to the delay element section 11 discharges a capacitor C2 in accordance with an output from an inverter INV 2.例文帳に追加

遅延素子部１１とは相補的に動作する遅延素子部１２は、インバータＩＮＶ２の出力に応じて、キャパシタＣ２を放電させる。 - 特許庁

A multiplier 22 multiplies the audio signal delayed by each delay element D by a predetermined coefficient C set for each delay element D.例文帳に追加

乗算器２２は、各遅延素子Ｄにより遅延されたオーディオ信号に、遅延素子Ｄごとに設定された所定の係数Ｃを乗算する。 - 特許庁

The input high-frequency signal is binalized by a comparator 1 to be input into a delay element 21 in the first stage of a delay element group 2.例文帳に追加

入力された高周波信号は、コンパレータ１で２値化され遅延素子群２の初段の遅延素子２１に入力される。 - 特許庁

A formula for calculating a fuel correction amount is constituted of a compensating term relative to the fuel transport delay element A and a compensating term relative to the primary delay element B.例文帳に追加

燃料補正量を演算する式は、燃料輸送遅れ要素Ａに対する補償項と、一次遅れ要素Ｂに対する補償項とから構成する。 - 特許庁

The delay compensation element arranging part 7-2 inserts the delay compensation element into objective wiring satisfying a prescribed condition in wiring.例文帳に追加

遅延補償素子配置部７−２は、配線のうち所定の条件を満たす対象配線に遅延補償素子を挿入する。 - 特許庁

The image data received by the delay element unit 51-1 are delayed by a prescribed time and the delayed data are outputted to a delay element unit 51-2.例文帳に追加

遅延素子単位５１−１に入力された画像データは、所定時間遅延された後、遅延素子単位５１−２に出力される。 - 特許庁

In addition, the output part of the delay element 4 is connected to an input part of a delay element 5 through points P, Q, R.例文帳に追加

また、遅延素子４の出力部は点Ｐ，Ｑ，Ｒを通り遅延素子５の入力部へ接続される。 - 特許庁

The computer system is provided with a first storage element for storing delay time and a delay manager constituted so as to receive a delay value, to respond to the delay value by a corresponding delay time value and to update delay time to the corresponding delay time value when the delay time value is larger than the delay time.例文帳に追加

上記課題は、遅延時間を記憶する第一の記憶素子と、遅延値を受信し、前記遅延値に対して対応する遅延時間値で応答し、前記遅延時間値が前記遅延時間よりも大きい場合に前記遅延時間を前記対応する遅延時間値に更新するように構成された遅延マネージャとを具備したコンピュータシステムにより解決される。 - 特許庁

The linear element 101a and the linear element 101c are connected through the delay element 102a, and the linear element 101b and the linear element 101d are connected through the delay element 102b.例文帳に追加

線状素子１０１ａ及び線状素子１０１ｃは遅延素子１０２ａを介して、線状素子１０１ｂ及び線状素子１０１ｄは遅延素子１０２ｂを介してそれぞれ接続される。 - 特許庁

2 Focal plane arrays having a time delay and integrating function inside the same factor element 例文帳に追加

ロ　同一要素素子内に時間遅延及び積分機能を有するもの - 日本法令外国語訳データベースシステム

b. Focal plane arrays having a time delay and integrating function inside the same factor element 例文帳に追加

二　同一要素素子内に時間遅延及び積分機能を有するもの - 日本法令外国語訳データベースシステム

DELAY SYNCHRONIZATION LOOP AND ITS SYNCHRONIZATION METHOD IN SEMICONDUCTOR STORAGE ELEMENT例文帳に追加

半導体記憶素子における遅延同期ループ及びその同期方法 - 特許庁

DELAY LOCKED LOOP OF SEMICONDUCTOR STORAGE ELEMENT AND CLOCK LOCKING METHOD THEREFOR例文帳に追加

半導体記憶素子の遅延固定ループ及びそのクロックロック方法 - 特許庁

DELAY LOCK LOOP IN SEMICONDUCTOR STORAGE ELEMENT AND ITS LOCK METHOD例文帳に追加

半導体記憶素子におけるディレイロックループ及びそのロック方法 - 特許庁

TEST CONTROL APPARATUS FOR DELAY ELEMENT AND MEMORY CONTROLLER CIRCUIT例文帳に追加

遅延素子のテスト制御装置およびメモリコントローラ回路 - 特許庁

A signal B is output from a delay element 4 through a point P.例文帳に追加

遅延素子４からは点Ｐを通り信号Ｂが出力される。 - 特許庁

PHASE DELAY COMPENSATION DEVICE IN SEMICONDUCTOR ELEMENT AND METHOD THEREFOR例文帳に追加

半導体素子における位相遅延補償装置及びその方法 - 特許庁

The delay element number of stages comparator 12 during DLL lock compares the delay element number of stages 10 during past DLL lock stored in the delay element number of stages storing register 11 during DLL lock with the delay element number of stages 9 during latest DLL lock.例文帳に追加

ＤＬＬロック時の遅延素子段数比較器１２がＤＬＬロック時の遅延素子段数格納レジスタ１１内に格納された過去のＤＬＬロック時の遅延素子段数１０と最新のＤＬＬロック時の遅延素子段数９とを比較する。 - 特許庁

To surely detect a delay fault of a circuit provided with a storage element.例文帳に追加

記憶素子を備える回路の遅延故障を確実に検出する。 - 特許庁

Delay violation rate is recalculated every time when operation speed of logic element is increased.例文帳に追加

論理素子の動作速度を速くする毎にディレイ違反率を再計算する。 - 特許庁

POLARIZATION CONTROL ELEMENT AND DIFFERENTIAL DELAY TIME CORRECTION DEVICE USING THE SAME例文帳に追加

偏光制御素子およびこれを用いた差分遅延時間補正装置 - 特許庁

OPTICAL DELAY CIRCUIT, INTEGRATED OPTICAL ELEMENT AND ITS MANUFACTURING METHOD例文帳に追加

光遅延回路、集積光素子および集積光素子の製造方法 - 特許庁

As phase delay elements 22, an element Zc which is largest in a phase delay effect is arranged in the vicinity of a center of the incident waves 23, and an element Zb which is lower in a phase delay effect than the element Zc is arranged in a circumference thereof, and an element Za which is further lower in a phase delay effect is arranged in the periphery thereof.例文帳に追加

位相遅延素子２２としては、入射波２３の中心付近に位相遅延効果の最も大きい素子Ｚｃを配設し、その周囲には素子Ｚｃより位相遅延効果の低い素子Ｚｂを配設し、その外縁には位相遅延効果が更に低い素子Ｚａを配設する。 - 特許庁

PARASITIC ELEMENT EXTRACTION METHOD AND DELAY COMPUTING METHOD USING THE SAME例文帳に追加

寄生素子抽出方法とこれを用いた遅延計算方法 - 特許庁

The clock comparator 2 provides an output of signals UPn, DOWNn to select a delay element delaying an input signal from a delay element shifted by a plurality of stages or signals UP1, DOWN1 to select a delay element delaying an input signal from a delay element shifted by a single stage on the basis of the result of comparison.例文帳に追加

クロック比較器２は、比較結果に基づき、入力信号を遅延させる遅延素子を複数段移動させる信号ＵＰｎ、ＤＯＷＮｎまたは入力信号を遅延させる遅延素子を単数段移動させる信号ＵＰ１、ＤＯＷＮ１を出力する。 - 特許庁

ULTRASONIC RECEPTION BEAM-SHAPING DEVICE USING DELAY ELEMENT WITH MULTISTAGE STRUCTURE例文帳に追加

多段構造の遅延素子を用いる超音波受信ビーム成形装置 - 特許庁

An output part of the delay element 5 is connected to an input part of an adder 3.例文帳に追加

遅延素子５の出力部は加算器３の入力部へ接続される。 - 特許庁