「Digital clock」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

Using a digital lock loop (DLL), an edge detector, and a digital comparator, a data signal is made to lock a DLL clock signal, and all circuit elements are formed from a digital circuit, thereby achieving a clock data recovery (CDR).例文帳に追加

デジタルロックループ（ＤＬＬ）、エッジ検出器、デジタルコンパレータ等を用いて、データ信号にＤＬＬクロック信号をロックさせ、全ての回路要素をデジタル回路で構成し、クロックデータリカバリ（ＣＤＲ）を実現する。 - 特許庁

The IC tester controls the length of the period of the digital clock in the digital testing part by the number of frequencies and makes it synchronize with the analog clock of the analog testing part.例文帳に追加

本装置は、デジタル試験部におけるデジタルクロックの周期長を、周期数により制御し、アナログ試験部のアナログクロックに同期させることを特徴とする装置である。 - 特許庁

SYMBOL CLOCK DETECTING CIRCUIT, ANALOG/DIGITAL DISCRIMINATING CIRCUIT, AND MODULATION MODE DISCRIMINATOR例文帳に追加

シンボルクロック検出回路、アナログディジタル識別回路および変調方式識別装置 - 特許庁

DIGITAL BROADCASTING RECORDING/REPRODUCING APPARATUS AND METHOD FOR CONTROLLING OSCILLATION OF REPRODUCING SYSTEM CLOCK例文帳に追加

デジタル放送記録再生装置および再生用システムクロックの発振制御方法 - 特許庁

The clock generator generates a clock, on the basis of a digital signal generated by a digital signal generator, and an IC tester using the same is improved.例文帳に追加

本発明は、デジタル信号発生部のデジタル信号に基づいて、クロックを発生するクロック発生装置及びこれを用いたＩＣテスタに改良を加えたものである。 - 特許庁

Thirdly, the digital clock signal is analyzed so that the frequency spectrum can be produced.例文帳に追加

次いで、ディジタルクロック信号を、周波数スペクトルが生成されるように解析する。 - 特許庁

The digital to analog converter 7 operates using the first signal CK0 as the clock signal.例文帳に追加

デジタルアナログ変換器７は、第１信号ＣＫ０をクロック信号として動作する。 - 特許庁

To provide the automatic phase inversion circuit of a clock signal, which automates the phase setting of the clock signal in a digital interface circuit between digital communication equipment.例文帳に追加

ディジタル通信装置間のディジタルインタフェース回路におけるクロック信号の位相設定を、自動化するクロック信号の自動位相反転回路を提供することを目的とする。 - 特許庁

An AD (analog digital) converter 14 converts an output of the PGA 13 to a digital signal in a transition timing of the clock ADCK.例文帳に追加

ＡＤ変換部１４は、クロックＡＤＣＫの遷移タイミングで、ＰＧＡ１３の出力をディジタル信号に変換する。 - 特許庁

First, digital outputs of a device under test (DUT) clock are captured on an automated test equipment (ATE: Automated Test Equipment) digital channel.例文帳に追加

まず、自動試験装置（ＡＴＥ：Automated Test Equipment）ディジタル・チャンネル上の被試験デバイス（ＤＵＴ）クロックのディジタル出力を、キャプチャする。 - 特許庁

To correctly receive digital transmission data even when a phase shift takes place in a sampling clock in the case of receiving the digital transmission data.例文帳に追加

ディジタル伝送データの受信において、サンプリングクロックに位相ずれが生じても、正しくデータを受信できるようにする。 - 特許庁

This perturbed clock signal is provided to a digital pattern signal source (404), to generate a shifted digital signal pattern.例文帳に追加

この摂動クロック信号は、ディジタルパターン信号源へ供給されて（４０４）、シフトされたディジタル信号パターンが発生される。 - 特許庁

To expand capture range by only attaching a simple digital circuit to a clock extraction circuit of the conventional digital method.例文帳に追加

従来のディジタル方式のクロック抽出回路に簡単なディジタル回路を付加するのみでキャプチャレンジを拡大する。 - 特許庁

A digital data signal and a clock signal relevant to this digital signal are transmitted from the tested device to a testing device.例文帳に追加

デジタルデータ信号及びこのデジタル信号に関連するクロック信号を被試験デバイスから試験デバイスに送信する。 - 特許庁

The digital data processing section removes digital data, which are output while the supply of the driving clock is stopped, from the digital data output from the AFE circuit.例文帳に追加

デジタルデータ処理部は、ＡＦＥ回路から出力されたデジタルデータの中から、駆動クロックの供給停止期間に出力されたデジタルデータを除去する。 - 特許庁

The demodulation circuit 4 demodulates based on phase modulation of the received signal to output digital data such as digital data DD, digital data clock and the like.例文帳に追加

復調回路４では受信した信号の位相変調に対応して復調され、ディジタルデータＤＤ、ディジタルデータ用クロックなどのディジタルデータが出力される。 - 特許庁

A clock generation part 8 supplies a clock to a digital signal processing part(DSP) 4 and clock frequency supplied from the clock generation part 8 to the DSP 4 is controlled based on the arithmetic processing quantity of the DSP 4.例文帳に追加

ＤＳＰ４にクロックを供給するクロック発生部８を設け、このクロック発生部８からＤＳＰ４へ供給するクロック周波数を、ＤＳＰ４での演算処理量に基づいて制御する。 - 特許庁

A maintenance clock generator 239 generates a clock signal to read the digital data stored in the maintenance memories 231 and 238.例文帳に追加

メンテナンスクロック発生器２３９によりクロック信号を発生させて、メンテナンスメモリ２３１、２３８に記憶されたデジタルデータを読み出す。 - 特許庁

To attain network synchronization by preventing a free-run state of a station when clock supply is interrupted from a digital clock supply device DCS.例文帳に追加

ディジタルクロック供給装置ＤＣＳからのクロック供給の切断時、局のフリーラン状態を防ぎ、網同期を可能にする。 - 特許庁

To distribute a multi-phase clock up to each digital signal processing part, to which high-speed operation is requested, while properly keeping the phase relationships of clock signals when performing digital signal processing using the multi-phase clock.例文帳に追加

多相クロックを使用してデジタル信号処理を行なう場合に、クロック信号の各位相関係を正しく保ったまま高速動作が要求される各デジタル信号処理部まで多相クロックを分配できるようにする。 - 特許庁

Each synchronization circuit receives the first complementary digital signal set and a clock signal, uses the clock signal as the timing reference of the first complementary digital signal set, and outputs a second complementary digital signal set corresponding to the first complementary digital signal set to a digital-to-analog conversion unit, so as to convert the second complementary digital signal into an analog signal.例文帳に追加

各同期化回路は、第一相補デジタル信号組とクロック信号を受信し、 クロック信号を、第一相補デジタル信号組の時間基準とし、第一相補デジタル組に対応して、第二相補デジタル信号組を、デジタル／アナログ変換ユニットに出力して、第二相補デジタル信号をアナログ信号に変換する。 - 特許庁

Since the spread spectrum clock generates a periodic noise in an analog system (CCD, ADC), a timing circuit 112 of the image reader is divided into an analog system clock generating circuit AT and a digital system clock generating circuit DT, the analog system clock generating circuit AT uses a reference clock from a reference clock generator 136 and the digital system clock generating circuit DT uses the spread spectrum clock from an SSG 137.例文帳に追加

スペクトラム拡散クロックはアナログ系（ＣＣＤ、ＡＤＣ）に周期的なノイズを発生させるため、画像読取装置のタイミング回路１１２をアナログ系クロック発生回路ＡＴとデジタル系クロック発生回路ＤＴに分け、アナログ系発生回路ＡＴでは基準クロック発信器１３６からの基準クロックを用い、かつ、デジタル系クロック発生回路ＤＴではＳＳＧ１３７からのスペクトラム拡散クロックを用いる。 - 特許庁

A frequency divider 4 outputs a clock signal for the analog circuit and a clock signal for the digital circuit that are generated by dividing a high speed clock signal inputted from an external.例文帳に追加

分周器４が外部から入力された高速クロック信号を分周したアナログ回路用クロック信号およびディジタル回路用クロック信号を出力する。 - 特許庁

Clock recovery circuits 16-1,..., 16-m of the clock recovery section 16 apply clock recovery processing to the digital video signals from the switching terminals 15b-1,..., 15b-m.例文帳に追加

クロック再生部１６は各切替端子１５ｂ—１，…，１５ｂ−ｍからのデジタル映像信号に対して各クロック再生回路１６−１，…，１６−ｍでクロック再生処理を施す。 - 特許庁

A PLL circuit 32 generates a communication clock C4 for a digital communication reception circuit 31 and a panel driver clock C5 of a panel driver circuit 33 following to the communication clock C3.例文帳に追加

ＰＬＬ回路３２は、通信クロックＣ３に追従して、デジタル伝送受信回路３１の通信クロックＣ４およびパネルドライバ回路３３のパネルドライバクロックＣ５を発生する。 - 特許庁

To provide a digital camera that can remove difficulties in setting of initial values of clock data.例文帳に追加

時計データの初期値を設定する煩わしさが低減されるディジタルカメラを提供する。 - 特許庁

To provide a method and a device that use two different clock frequencies to encode video by using a digital encoder for television.例文帳に追加

テレビ用デジタル・エンコーダで２つの異なったクロックを用いる方法および装置。 - 特許庁

A digital filter 14 operates on the basis of a first clock CK1 having a first frequency f1.例文帳に追加

デジタルフィルタ１４は、第１周波数ｆ１の第１クロックＣＫ１にもとづいて動作する。 - 特許庁

To provide a receiving device for digital broadcasting allowing high- accuracy calibration of a built-in clock.例文帳に追加

内蔵された時計を高精度に較正するデジタル放送の受信装置を提供する。 - 特許庁

WORD CLOCK GENERATOR TO SYNCHRONIZE WITH TIMING REFERENCE BIT STRING IN SERIAL DIGITAL SIGNAL例文帳に追加

シリアル・デジタル信号に内在するタイミング基準ビット列に同期するワード・クロック発生器 - 特許庁

A clock input section 1 outputs a digital signal, on which a plurality of signals are superimposed.例文帳に追加

クロック入力部１は複数の信号が重畳されたディジタル信号を出力する。 - 特許庁

NYQUIST POINT DETECTING DEVICE, SYMBOL CLOCK REPRODUCING DEVICE, DIGITAL RADIO DEVICE, CONTROL METHOD AND PROGRAM例文帳に追加

ナイキスト点検出装置、シンボルクロック再生装置、デジタル無線機、制御方法及びプログラム - 特許庁

To provide a memorial day display clock operable even by a user unaccustomed to a digital apparatus.例文帳に追加

デジタル機器に不慣れなユーザであっても操作が可能な記念日表示時計を提供する。 - 特許庁

ALL DIGITAL IMPLEMENTATION OF CLOCK SPECTRUM SPREADING (DITHERING) FOR LOW POWER/DIE AREA例文帳に追加

電力／ダイエリア削減を目的とするクロックスペクトラム拡散（ディザリング）回路の完全デジタル化 - 特許庁

In the multiscreen display device, a pixel clock 107 output from a phase shifter 5 which matches the phase of a pixel clock 106 generated by a PLL 4 with data of a digital video signal reproduced by a digital interface receiver circuit 1 is used as the pixel clock of a digital interface transmitter circuit 2.例文帳に追加

ＰＬＬ４で生成された画素クロックをデジタルインターフェースレシーバ回路１で再生されたデジタル映像信号１０１のデータに位相を合わせる移相器５により出力される画素クロック１０７をデジタルインターフェーストランスミッタ回路２の画素クロックとして用いる。 - 特許庁

To provide an analog/digital converter for controlling a gain from a change of clock signal, and also to provide an image sensor including the same analog/digital converter.例文帳に追加

クロック信号の変化を通じて利得を制御するアナログ−デジタル変換器及びそれを含むイメージセンサーを提供する。 - 特許庁

To provide an analog-digital conversion circuit capable of performing analog-digital conversion at a high speed by using a pulse signal whose clock frequency is low.例文帳に追加

クロック周波数の低いパルス信号を用いて、高速でアナログ・ディジタル変換できるアナログ・ディジタル変換回路を提供する。 - 特許庁

To reduce jitters of a clock signal generated when transferring a digital control signal to be input in a digital control oscillator.例文帳に追加

デジタル制御発振器において、入力されるデジタル制御信号の遷移時に発生する、クロック信号のジッタを低減する。 - 特許庁

ANALOG/DIGITAL COMBINED TYPE SEMICONDUCTOR INTEGRATED CIRCUIT AND PHASING METHOD FOR CLOCK IN ANALOG/DIGITAL COMBINED TYPE SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

アナログ／ディジタル混載型半導体集積回路、およびアナログ／ディジタル混載型半導体集積回路におけるクロックの位相調整方法 - 特許庁

In the PLL circuit for converting the analog data signal into a digital data signal synchronously with the generated clock signal and generating the clock signal based on this digital data signal, a digital waveform equalization processing is applied to the digital data signal only during the analog data signal is synchronized with the clock signal.例文帳に追加

生成したクロック信号に同期してアナログデータ信号をディジタルデータ信号に変換すると共に、このディジタルデータ信号に基づいてクロック信号を生成するPLL回路において、アナログデータ信号とクロック信号とが同期している間だけ、ディジタルデータ信号に対してディジタル波形等化処理を行うことにした。 - 特許庁

A clock delay section 61 generates four kinds of clocks having different phases from a reference clock generated by a reference clock generating section 60 and a clock selector 62 selects one clock from among the four kinds of clocks in accordance with the low-order bit of digital video signals.例文帳に追加

基準クロック発生部６０が発生した基準クロックから位相の異なる４種類のクロックをクロックディレイ部６１が発生し、クロックセレクタ６２がディジタル映像信号の下位ビットに応じて４種類のクロックの中から１つのクロックを選択する。 - 特許庁

To provide a digital television transmission system provided with a data pulse and transmission clock pulse recovery circuit that recovers a data pulse and a transmission clock pulse from a serial data pulse stream.例文帳に追加

シリアルデータパルスストリームから、データパルス及び伝送クロックパルスを回復させる回路付きのデジタルテレビ伝送システムを提供する。 - 特許庁

To obtain a clock-reproducing apparatus having a wide pull-in range for reproducing clock signals to reproduce digital data from reproduction signals.例文帳に追加

デジタルデータを再生するためのクロック信号を再生信号から再生する広いプルインレンジを備えたクロック再生装置を提供する。 - 特許庁

To suppress occurrence of a phase jump of an output clock caused by an instantaneous phase jump of an input clock in a DPLL (digital phase locked loop) circuit.例文帳に追加

ＤＰＬＬ回路において、入力クロックの瞬間的な位相跳びによる出力クロックの位相跳びの発生を抑制する。 - 特許庁

An identification reproduction section 230 uses a clock output from a clock recovery section 240 to identify and reproduce a digital signal from the electric signal.例文帳に追加

識別再生部２３０はクロックリカバリ部２４０が出力するクロックを用いてこの電気信号からデジタル信号を識別再生する。 - 特許庁