「Digital clock」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

A four-stage shift register 106 performs the four-shifting of the digital data from the latch circuit 105 with the delay clock that is output from the data selector 104 as a shift clock.例文帳に追加

４段シフトレジスタ１０６は、ラッチ回路１０５からのデジタルデータを、データセレクタ１０４から出力された遅延クロックをシフトクロックとして４段シフトする。 - 特許庁

To control a jitter influence included in a clock generated by a PLL circuit to the minimum in a digital system which regards the clock generated by the PLL circuit as a reference clock, applies a digital process by converting an analog signal of an input signal into a digital signal, and outputs the processed result by converting it into the analog one.例文帳に追加

ＰＬＬ回路が発生するクロックを基準クロックとし、入力信号であるアナログ信号をデジタル変換してデジタル処理を施し、処理結果をアナログ変換して出力するデジタルシステムにおいて、ＰＬＬ回路が発生するクロックに含まれるジッタの影響を最小限に抑制すること。 - 特許庁

To provide a digital signal transmitting apparatus of an asynchronous type, suppressing erroneous transmission caused by clock variation.例文帳に追加

クロックのばらつきに対して誤伝送を抑制できる非同期式のデジタル信号伝送装置を提供する。 - 特許庁

The digital PWM controller includes a base clock generation part, a duty ratio operation part and a pulse output part.例文帳に追加

デジタルＰＷＭ制御装置は、基本クロック発生部と、デューティ比演算部とパルス出力部を備える。 - 特許庁

A clock error signal routes the digital input signal to the DAC in the same way as the operation of the DAC.例文帳に追加

クロックエラー信号は、ＤＡＣの動作と同様にＤＡＣへのデジタル入力信号のルーティングをする。 - 特許庁

A digital camera has a power source, a voltage generator, an imaging element, a controller, a driving part, and a clock controller.例文帳に追加

デジタルカメラは、電源部、電圧生成部、撮像素子、制御部、駆動部およびクロック制御部を有している。 - 特許庁

The phases of the clock signals CK and CKX are adjusted so as to match with the phases of input digital signals.例文帳に追加

クロック信号ＣＫ，ＣＫＸの位相は、入力デジタル信号の位相と一致するよう調整される。 - 特許庁

A digital processing circuit has a signal processor, a data path, and a data processing block including a clock controller.例文帳に追加

ディジタル処理回路は、信号処理部と、データパスと、クロック制御部とを含むデータ処理ブロックを備える。 - 特許庁

To realize power saving by controlling a clock signal to be supplied to a secure digital (SD) memory card.例文帳に追加

ＳＤメモリカードへ供給するクロック信号を制御することにより省電力化を実現する。 - 特許庁

To recover a clock signal through instantaneous automatic follow-up, without generating glitches from a digital data signal.例文帳に追加

デジタル・データ信号からグリッチを発生しないで瞬時の自動追跡でクロック信号を回復させる。 - 特許庁

An n-bit counter 19 outputs low-order (n) bits of the digital signal by counting clock during an enable period.例文帳に追加

ｎビットカウンタ１９は、イネーブル期間、クロックをカウントしてデジタル信号の下位ｎビットを出力する。 - 特許庁

A clock signal is superimposed on digital audio signals input from first to fourth input ports.例文帳に追加

第１〜第４入力ポートから入力されるデジタル音声信号には、適宜クロック信号が重畳される。 - 特許庁

The terminal device performs delay control to the optical clock pulses received in response to the incoming digital data.例文帳に追加

端末装置は到来したデジタルデータに応じて受信した光クロックパルスに対する遅延制御を行う。 - 特許庁

FREQUENCY/PHASE-LOCKED LOOP CLOCK SYNTHESIZER USING FULL DIGITAL FREQUENCY DETECTOR AND ANALOG PHASE DETECTOR例文帳に追加

全デジタル周波数検出器及びアナログ位相検出器を用いる周波数／位相同期ループクロックシンセサイザ - 特許庁

To eliminate a phase shift between a reference signal and a sampling clock, and acquire digital signals closer to original signals.例文帳に追加

基準信号とサンプリングクロックとの位相のずれをなくし、より原信号に近いディジタル信号を得ること。 - 特許庁

A storage device (90) includes a trusted clock (92), a storage means (95), a timestamp means (92), and a digital signature means (94).例文帳に追加

信頼できる時計(92)、記憶手段(95)、タイムスタンプ手段(92)、及びディジタル署名手段(94)を含む、記憶装置(90)。 - 特許庁

HIGH-SPEED MIXED ANALOG/DIGITAL PRML DATA DETECTION, CLOCK RECOVERY APPARATUS, AND METHOD FOR DATA STORAGE例文帳に追加

データ格納のための高速混成アナログ／デジタルＰＲＭＬデータ検出及びクロック復元装置及び方法 - 特許庁

A method and an apparatus for distributing a clock signal to a digital circuit include: a step of generating a clock signal; and a step of delaying, advancing or leaving the phase of the clock signal according to a control signal to generate an output clock signal.例文帳に追加

クロック信号をデジタル回路に分配する方法、装置は、クロック信号を生成するステップと、制御信号に応じて、クロック信号の位相を遅延され、進められ、あるいはそのままとして、出力クロック信号を生成するステップと、を備える。 - 特許庁

This digital delay interpolator receives 1st and 2nd clock signals and supplies an output clock signal, having transition at an intermediate time between the transitional time of the 1st clock signal and the transitional time of the 2nd clock signal.例文帳に追加

第１クロック信号と第２クロック信号を受け取り、および第１クロック信号の遷移の時刻と第２クロック信号の遷移の時刻との中間の時刻に遷移を有する出力クロック信号を供給する、ディジタル遅延補間器が得られる。 - 特許庁

A control router uses the corresponding clock signal and the sample rate signal for distributing each digital input signal to the corresponding digital-analog converters.例文帳に追加

制御ルータは、対応するクロック信号と共に、対応するデジタルアナログ変換器に各デジタル入力信号を分配するためにサンプルレート信号を使用する。 - 特許庁

To the digital circuits 3A, 3B formed on the semiconductor substrate, the clock signal for the digital circuit outputted from the frequency divider 4 is directly inputted.例文帳に追加

半導体基板上に形成されているディジタル回路３Ａ、３Ｂには、分周器４から出力されたディジタル回路用クロック信号が直接入力される。 - 特許庁

To evade the influence of a higher harmonic of a digital clock signal on a frequency of a receiving signal in the case of receiving a digital terrestrial broadcasting wave.例文帳に追加

地上ディジタル放送波を受信する場合に、受信信号の周波数にディジタル系のクロック信号の高調波の影響が及ぶのを回避する。 - 特許庁

This clock generating circuit (digital PLL circuit) is provided with a clock comparator 2 that compares an external clock with a comparison clock corresponding to an internal clock, a delay element stage 6 that includes a plurality of delay elements delaying a signal corresponding to the internal clock, and a delay stage control circuit 4 that controls the delay elements in the delay element stage 6 in response to an output of the clock comparator 2.例文帳に追加

本発明によるクロック生成回路（ディジタルＰＬＬ回路）は、外部クロックと内部クロックに対応する比較クロックとを比較するクロック比較器２と、内部クロックに対応する信号を遅延する複数の遅延素子を含む遅延素子段６と、クロック比較器２の出力に応じて遅延素子段６における遅延素子を制御する遅延段制御回路４とを備える。 - 特許庁

A modulating part 13 makes delay as much as timing T_0 and outputs a clock signal when an inputted digital signal is "0", and makes delay as much as timing T_1 and outputs the clock signal when the digital signal is "1".例文帳に追加

変調部１３は、入力されたデジタル信号が”０”の場合、タイミングＴ_０だけ遅らせてクロック信号を出力し、デジタル信号が”１”の場合、タイミングＴ_１だけ遅らせてクロック信号を出力する。 - 特許庁

The digital signal generation circuit sets a measurement period with use of the fixed clock signal, counts the number of pulses of the variable clock signal that oscillates for the measurement period, and generates a digital signal including the count value as data.例文帳に追加

デジタル信号生成回路は、固定クロック信号を用いて測定期間を設定し、その測定期間に発振する可変クロック信号のパルス数をカウントし、カウント値をデータとするデジタル信号を生成する。 - 特許庁

At the time of reproduction, by reproducing with the stable clock synchronous with the digital video data, the device can be realized for recording and reproducing digital video and audio data that has less tone quality deterioration due to clock jitters.例文帳に追加

再生時、デジタル映像データと同期した安定なクロックで再生することにより、クロックジッタによる音質劣化の少ないデジタル映像データ及びデジタルオーディオデータの記録再生装置を実現することができる。 - 特許庁

A clock signal and a digital code signal the number of clocks, the clock frequency, the digital code and the pulse voltage of which are made to agree with the previously set ones must be inputted in order to release the inhibition of the charging operation.例文帳に追加

充電動作の禁止を解除するためには、クロック数、クロック周波数、デジタルコード、パルス電圧を予め決められたものに合致させたクロック信号とデジタルコード信号とを入力する必要がある。 - 特許庁

ENCODER CAPABLE OF USING TWO CLOCK FREQUENCIE TO ENCODE DIGITAL VIDEO DATA, AND METHOD CAPABLE OF USING TWO CLOCK FREQUENCIE TO ENCODE DIGITAL VIDEO DATA CAPTURED BY VIDEO-CAPTURING DEVICE例文帳に追加

２つのクロック周波数を用いてデジタル・ビデオ・データを符号化することができる符号化装置および２つのクロック周波数を用いてビデオ取り込み装置で取り込まれたデジタル・ビデオ・データを符号化することができる方法 - 特許庁

The digital fractional phase detector 200 uses a time-to-digital converter 201 that represents a time difference as a digital word for use by the frequency synthesizer so as to accommodate a quantization scheme for measurement of a fractional difference between a significant edge of the output clock 110 of the VCO and a reference clock.例文帳に追加

デジタル小位相検出器200は、周波数合成器が使用する時間差をデジタル語として表す時間デジタル変換器201を使用し、VCOの出力クロック110の有意なエッジと基準クロック間の遅れの小差を測定する量子化方式に対応する。 - 特許庁

The digital signal processing part feeds a phase offset signal detected in the digital signal processing part back to the clock extraction circuit, controls a phase of the clock, performs dispersion compensation of the fiber, and compensates phase fluctuation in spatial propagation with a filter function by digital processing.例文帳に追加

デジタル信号処理部は、そこで検出された位相オフセット信号をクロック抽出回路に帰還して、クロックの位相を制御すると共に、デジタル処理によるフィルタ機能により、ファイバの分散補償や、空間伝搬した際の位相ゆらぎを補償する。 - 特許庁

Said method comprises following steps for: generating centrally a reference clock (RCLK); synthesizing said digital clocks (PCLK) from said reference clock (RCLK) using a clock multiplier, respectively; resetting said clock multiplier in response to said synchronizing signal (SYNC); and masking an output signal (VCLK) of said clock multiplier during setting time of said clock multiplier.例文帳に追加

方法は、基準クロック（ＲＣＬＫ）を中央で生成するステップと、基準クロック（ＲＣＬＫ）からデジタルクロック（ＰＣＬＫ）を、クロック乗算手段を用いて合成するステップと、クロック乗算手段を同期信号（ＳＹＮＣ）に応答してリセットするステップと、クロック乗算手段の出力信号（ＶＣＬＫ）をクロック乗算手段の整定時間中、マスキングするステップと、を含む。 - 特許庁

To provide a digital signal generator and a moving direction detector for moving contact that can generate and output only one shot of a prescribed digital signal at prescribed timing even when receiving a digital signal having a signal width short enough not to be acquired by a clock.例文帳に追加

クロックで捕捉できないほど短い信号幅を持つデジタル信号が印加されたときも所定のデジタル信号を所定のタイミングで１発だけ生成し出力できるようにする。 - 特許庁

From the frequency divided clock signal, the delayed frequency divided clock signal output from the delay circuit, the inverted frequency divided clock signal output from an inversion circuit or the like, a selector chooses from among the transmission circuits each signal corresponding to a symbol based on a transmission digital data to perform phase- modulation and digital-transmission.例文帳に追加

送信回路のうちセレクタは分周クロック信号、遅延回路から出力された遅延分周クロック信号、反転回路から出力された反転分周クロック信号等から、送信デジタルデータに基づくシンボルに応じて各信号を選択し、位相変調してディジタル送信する。 - 特許庁

There is a digital “resident” in the clock whose life changes depending on whether you wake up early or not. 例文帳に追加

この時計の中にはデジタルの｢住人｣がいて，あなたが早起きするかどうかによって住人の人生が変わる。 - 浜島書店 Catch a Wave

When the time of the clock unit 161 becomes the specified time, a digital composite unit 1 starts processing of the reserved job.例文帳に追加

デジタル複合機１は、時計部１６１の時刻が指定時刻となったときに、予約ジョブの処理を開始する。 - 特許庁

The encoding part outputs a digital value corresponding to a running position of the pulse in accordance with an inputted sampling clock.例文帳に追加

符号化部は、入力されるサンプリングクロックに従って、パルスの走行位置に応じたデジタル値を出力する。 - 特許庁

To provide a phase-modulated decode clock generating circuit which can be easily integrated in a simple configuration of a digital circuit.例文帳に追加

デジタル回路化された簡単な構成で集積化容易な位相変調デコードクロック生成回路を提供する。 - 特許庁

To provide an analog/digital mixedly mounted semiconductor device capable of suppressing a circuit current at the time of stopping a clock to low.例文帳に追加

クロックの停止時の回路電流を低く押さえることができるアナログ・デジタル混載半導体装置を提供する。 - 特許庁

To provide a frequency/phase-locked loop clock synthesizer using a full digital frequency detector and an analog phase detector.例文帳に追加

全デジタル周波数検出器及びアナログ位相検出器を用いる周波数／位相同期ループクロックシンセサイザ。 - 特許庁

To provide an electronic apparatus that adjusts a clock skew between digital circuits at low cost.例文帳に追加

デジタル回路間におけるクロックスキューを調整することができる電子機器を安価に提供することを目的とする。 - 特許庁

To provide an audio synchronizer for a digital television broadcast without using a VCXO (Voltage Controlled Crystal Oscillator) and a high frequency clock.例文帳に追加

ＶＣＸＯ及び高周波数のクロックを使わずにデジタルテレビ放送の音声同期装置を提供すること。 - 特許庁

To provide a signal generator capable of generating a sequence of digital values according to a reference clock signal.例文帳に追加

基準クロック信号に従ってデジタル値のシーケンスを生成することのできる信号発生器を提供する。 - 特許庁

To provide a test system using direct digital synthesis for generation of a spectrally pure, agile clock.例文帳に追加

直接ディジタル合成を用いて、スペクトルに関して純粋でアジャイルなクロックを発生する検査システムを提供する。 - 特許庁

Nobody ever heard of analog clocks until digital clocks became common, so `analog clock' is a retronym 例文帳に追加

デジタル時計が一般的になるまでは、アナログ時計と耳にするものはいなかった。なので、'アナログ時計'はレトロニムだ - 日本語WordNet

A digital display driver 6 samples the analog image signal RGB2 in synchronism with the dot clock DCK4 to display an image.例文帳に追加

デジタルディスプレイデバイス６はドットクロックＤＣＫ４に同期してアナログ画像信号ＲＧＢ２をサンプリングして表示する。 - 特許庁