「I/O processor」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

An I/O card sharing mechanism 400 for relaying an answer signal from the I/O card 501 to servers #1-#n replaces an identifier of a server of a requesting source embedded in an MMIO base address by an I/O processor blade 600 to an address of header information of the answer signal, whereby an I/O card of a general bus can be shared.例文帳に追加

Ｉ／Ｏカード５０１からサーバ＃１〜＃ｎへ向かう応答信号を中継するＩ／Ｏカード共有機構４００は、Ｉ／Ｏプロセッサブレード６００によってＭＭＩＯベースアドレスに埋め込まれた要求元のサーバの識別子を、応答信号のヘッダ情報の宛先に付け替えることで、汎用バスのＩ／Ｏカードを共有することができる。 - 特許庁

To improve the availability of system, an input and output (I/O) controller terminates a lockout process for input and output devices with minimized damages when the I/O controller detects a failure to respond a request issued by a processor, which the controller cannot specify a responding host device from I/O devices.例文帳に追加

プロセッサより発行された要求に対して、入出力制御装置がＩＯ装置から応答先の上位装置を特定できないような障害の発生を検出した場合、そのＩＯ装置の閉塞処理を少ないダメージで終了させ、システムの可用性を向上する。 - 特許庁

The control computation processor 21 executes control computation using the input data, and issues the output request of the arithmetic result to the co-processor 22 for I/O access.例文帳に追加

制御演算用プロセッサ２１はこの入力データを用いて制御演算を実行し、ＩＯアクセス用コプロセッサ２２に対し演算結果の出力要求を行う。 - 特許庁

The data written on the RAM 20 are successively read out, to be suitable for the payload of an ATM cell by the control of a processor 24, and transferred via the data bus 36 and the I/O port 16 to an ATM cell header generating/imparting part 26 after parity check.例文帳に追加

RAM20 に書き込まれたデータは、プロセッサ24の制御によりATM セルのペイロードに適合するように順次読み出され、パリティチェックの後データ・バス36およびI/O ポート16を介してATM セル・ヘッダ生成・付与部26に転送される。 - 特許庁

The host bridge 31 plays the role of a bridge between the host bus 501 and the standard I/O bus 600, and monitors the operation of the processor part 2.例文帳に追加

ホストブリッジ３１はホストバス５０１と標準Ｉ／Ｏバス６００との間のブリッジの役割を果し、プロセッサ部２の動作を監視する。 - 特許庁

To provide an information processor capable of quickening DMA transfer to an I/O buffer, and an image data recording system.例文帳に追加

Ｉ／Ｏバッファに対するＤＭＡ転送を高速化することができる情報処理装置及び画像データ記録システムを提供すること。 - 特許庁

Each load control part 32 receives an I/O request from a corresponding port 31 and calculates the current load rate for each processor related to an associated bus group to determine the processor to which the I/O request is applied so that the current load rate approximates a set load rate.例文帳に追加

各負荷制御部３２は、対応するポート３１からＩ／Ｏ要求を受信し、関係するパスグループに関しプロセッサの各々について現在の負荷割合を計算し、現在の負荷割合を設定された負荷割合に近づけるようにＩ／Ｏ要求を投入するプロセッサを決定する。 - 特許庁

A control computation processor 21 issues an input request through an interface controller 25 to a co-processor 22 for I/O access using a timer clock (TICK) as a sign for fixed periodic interruption.例文帳に追加

制御演算用プロセッサ２１はタイマクロック（ＴＩＣＫ）を定周期割り込みの合図として、インタフェースコントローラ２５を介してＩＯアクセス用コプロセッサ２２に入力要求をかける。 - 特許庁

Therefore, the server control bus 4 is used so that the host bridges 13 and 14 can be initialized under the control of the I/O processor 173 even when the failure of the main processor 11 is generated.例文帳に追加

よって、このサーバ管理バス４を使用することにより、主プロセッサ１１の障害発生時にも、Ｉ／Ｏプロセッサ１７３の制御によってホストブリッジ１３，１４を初期化することができる。 - 特許庁

In the storage control system, a logical volume is stripped in stripe size of an arbitrary storage capacity to form a plurality of stripe units and information which I/O processor of the plurality of I/O processors should output an I/O request by which stripe unit from the plurality of stripe units is stored in a memory as control information.例文帳に追加

論理ボリュームを任意の記憶容量のストライプサイズでストライピングして複数のストライプ単位を形成し、この複数のストライプ単位のうちどのストライプ単位に、複数のＩ／ＯプロセッサのうちのどのＩ／ＯプロセッサがＩ／Ｏ要求を出力するかの情報を、制御情報としてメモリに記憶されてなる記憶制御システムである。 - 特許庁

To obtain a program execution device which automatically performs endian conversion corresponding to each I/O (an interface part, a storage circuit, or the like) connected to a processor even in the case of the absence of an explicit endian conversion indication from the I/O.例文帳に追加

プロセッサに接続される各Ｉ／Ｏ（インタフェース部、記憶回路等）から、明確なエンディアン変換の指示がない場合においても、自動的に、そのＩ／Ｏに応じたエンディアン変換を可能とするプログラム実行装置を得ること。 - 特許庁

A processor refers to the I/O resource file expanded to the main memory 12 by the system management controller 14 and thereby checks to see whether or not the device driver of each of the peripheral devices 16_1 to 16_4 requires the I/O space resources.例文帳に追加

プロセッサは、システム管理コントローラ１４によってメインメモリ１２に展開されたＩ／Ｏリソースファイルを参照することによって周辺デバイス１６_1〜１６_4のデバイスドライバがＩ／Ｏ空間リソースを必要とするか否かを調べる。 - 特許庁

The host bridge 32 plays the role of a bridge between the host bus 502 and the standard I/O bus 600 and monitors the operation of the processor part 1.例文帳に追加

ホストブリッジ３２はホストバス５０２と標準Ｉ／Ｏバス６００との間のブリッジの役割を果たすとともに、プロセッサ部１の動作を監視する。 - 特許庁

The network device 150 connects among the CPUa 100, CPUb 101, CPUc 102, CPUd 103, the MMUaa 120, MMUab 121, MMUb 131, MMUc 132, MMUd 133, the mechanism 160, the I/O device 140, and the processor 170.例文帳に追加

ネットワーク装置150は、CPUa100、CPUb101、CPUc102、CPUd103、MMUaa120、MMUab121、MMUb131、MMUc132、MMUd133、ネットワーク増設機構160、入出力装置140および診断プロセッサ170間を接続するネットワーク装置である。 - 特許庁

To provide a highly reliable information processor which prevents the increase of the latency of I/O access, suppresses the increase of cost to be minimum and can easily be constituted.例文帳に追加

Ｉ／Ｏアクセスのレイテンシ増大を防ぎ、コストの増加を最小限に抑制しかつ容易に構成可能な高信頼性情報処理装置を提供する。 - 特許庁

When resource lending is requested from another computer through an I/O interface 13, the calculation resources of the small processor 14 in a free state are lent out.例文帳に追加

Ｉ／Ｏインタフェース１３を通じて他のコンピュータから資源貸出の要求があったときは、空き状態の小プロセッサ１４の計算資源を貸し出す。 - 特許庁

A CPU 2, a memory 3 and a second DMAC 5 are connected to the main bus MB, and a disk drive 6, an I/O processor 7 and a security module 9 are connected to the sub-bus SB.例文帳に追加

メインバスＭＢには、ＣＰＵ２、メモリ３、第２ＤＭＡＣ５が、サブバスＳＢには、ディスクドライブ６、Ｉ／Ｏプロセッサ７、セキュリティモジュール９が接続される。 - 特許庁

The video processor has two systems of image pickup means 1-1, 1-4 and video images obtained by each of the means are fed to a RAM 1-10 via an I/O 1-13.例文帳に追加

２系統の撮像手段１−１及び１−４を有し、それぞれで得られた映像はＩ／Ｏ１−１３を介してＲＡＭ１−１０に格納される。 - 特許庁

Thus, it is possible to reset the I/O processor 11 without restarting a host, and to execute new firmware after the reset is released by the reset circuit 13.例文帳に追加

これによりホストを再起動させることなくＩ／Ｏプロセッサ１１はリセットされ、リセット回路１３によるリセット解除後新しいファームウェアが実行される。 - 特許庁

In response to the backup command from the network adapter, an I/O processor sends the data stored in the storage device to a device for storing backup data.例文帳に追加

Ｉ／Ｏプロセッサは、ネットワークアダプタからのバックアップの指示に応じて、記憶装置に格納されたデータを、バックアップデータを格納する装置に対して送り出す。 - 特許庁

Lastly, the transmitter extracts part of a local I/O memory by the execution of the pull request and send it back to the requester digital signal processor (1007).例文帳に追加

最後に、プル要求の実行により送信機はローカルＩ／Ｏメモリの一部を引き抜いて要求者デジタル信号プロセッサへ返送する（１００７）。 - 特許庁

The processor 6 is connected to the modules 3-1 to 3-n through the digital I/O part 4 in each transmitting and receiving module and a data bus 5.例文帳に追加

ビーム制御処理器６は、送受信モジュール3-1 〜3-n に対して各送受信モジュール内部のディジタルＩ／Ｏ部４及びデータバス５を介して接続されている。 - 特許庁

A microcomputer 11 in an engine control ECU 10 is provided with a CPU 12, an RAM 13, an ROM 14, an FPU(floating point arithmetic processor) 15, and an I/O 16.例文帳に追加

エンジン制御ＥＣＵ１０内のマイコン１１はＣＰＵ１２、ＲＡＭ１３、ＲＯＭ１４、ＦＰＵ（浮動小数点演算プロセッサ）１５、Ｉ／Ｏ１６を備える。 - 特許庁

Power supply from a power unit 2 to a processor module 3 and an I/O module 4 is operated by the magnetic coupling of a power feeding means 13.例文帳に追加

電源ユニット２によるプロセッサモジュール３及びＩ／Ｏモジュール４に対する給電は電力給電手段１３による磁気結合で行われる。 - 特許庁

To provide a portable information processor for utilizing the external I/O interface of a computer body, even if an expansion unit is fitted.例文帳に追加

拡張ユニットを装着しても、コンピュータ本体の外部入出力インタフェースを利用することができる携帯用情報処理装置を提供する。 - 特許庁

To provide a data processor capable of using an arbitrary pin of a plurality of pins as a specific I/O port without modifying software, etc.例文帳に追加

ソフトウェアの変更等を行うことなく、複数のピンの内の任意のピンを特定のＩ／Ｏポートとして使用することが可能なデータ処理装置を実現する。 - 特許庁

After the data packet reaches the target digital signal processor, its receiver expels the arrival request packet into an I/O memory to trigger a transmitter interruption (1002).例文帳に追加

標的デジタル信号プロセッサに到着すると、その受信機が到着する要求パケットをＩ／Ｏメモリ内へ追い込み送信機割込みをトリガーする（１００２）。 - 特許庁

A configuration detection circuit 10 detects the numbers of processor boards 70-1 to 70-x, I/O boards 80-1 to 80-y, functional boards 90-1 to 90-z which are provided in an information processor 1.例文帳に追加

構成検出回路１０は、情報処理装置１が備えるプロセッサボード７０−１〜７０−ｘと、Ｉ／Ｏボード８０−１〜８０−ｙと、機能ボード９０−１〜９０−ｚとの数を検出する。 - 特許庁

To reduce the overhead of processing for exchanging input/output device (I/O) interruption information between a channel processor(CHP) and a channel device (CH) in the multiple execution of input/output operation exchange between the CH under the control of the CHP and the I/O.例文帳に追加

チャネル処理装置（ＣＨＰ）配下のチャネル装置（ＣＨ）が入出力装置（Ｉ／Ｏ）と入出力動作のやりとりを多重に実行する際に、ＣＨＰとＣＨ間でのＩ／Ｏ割込み情報を交換する処理のオーバーヘッドを軽減する。 - 特許庁

For a certain period, information showing the use state of I/O devices 5, 6 as diagnosis objects before execution of diagnosis of the I/O devices 5, 6 and information showing the processor use state of an application process executed in a system are collected.例文帳に追加

入出力装置５，６の診断を実行する以前に診断対象となる入出力装置５，６の使用状態を示す情報と、システムで実行されているアプリケーションプロセスのプロセッサ使用状態を示す情報を一定期間採取する。 - 特許庁

The acknowledgement is delayed until the operation is completed (i.e., until the memory is updated and the data are visible to the remote processor), as determined by a read operation initiated and performed by the receiving I/O adapter transparent to the sending I/O adapter.例文帳に追加

送信Ｉ／Ｏアダプタに対してトランスペアレントな受信Ｉ／Ｏアダプタが開始し実行する読み取り操作により決定されるように、肯定応答は、操作が完了するまで（即ち、メモリが更新され、データがリモート・プロセッサに見えるようになるまで）遅延される。 - 特許庁

An audio/video I/O processor 11 has a plurality of terminals to receive the digital video signal and the digital audio signal and to provide an output of them, and has output terminals to be coupled in two-way to the processor 16.例文帳に追加

オーディオ／ビデオ入出力プロセッサ１１は、デジタル・ビデオ信号及びデジタル・オーディオ信号を受けると共に出力する複数の端部を有し、プロセッサ１６に双方向に結合された出力端を有する。 - 特許庁

The I/O processor 504 transfers the data of the block level from the NAS processor 506 to at least either a DKA 22 or a CHF 21B connected to the second storage control system based on the determination result.例文帳に追加

Ｉ／Ｏプロセッサ５０４が、その判断の結果に基づいて、ＮＡＳプロセッサ５０６からのブロックレベルのデータを、ＤＫＡ２２と、第２の記憶制御システムに接続されたＣＨＦ２１Ｂとの少なくとも一方へ転送する。 - 特許庁

Tags 109 to 116 of I/O instructions 101 to 108 to be issued to the secondary storage device from an information processor are composed of a tag part A and a tag part B.例文帳に追加

情報処理装置から二次記憶装置へ発行するＩ／Ｏ命令１０１〜１０８のタグ１０９〜１１６は、タグＡ部とタグＢ部とから構成されている。 - 特許庁

To provide an information processor suiting maintenance work by providing a means for easily inserting and drawing a standardized I/O card such as a PCI card from a casing rear face.例文帳に追加

例えばＰＣＩカードのような標準化されたＩ／Ｏカードを筐体後面から容易に挿抜する手段を設け、保守作業に適した情報処理装置を提供する。 - 特許庁

This information processor 10 is provided with the CPU 1, an I/O controller 3, a RAM 5, a memory 6 for BIOS, a nonvolatile memory 7 and a graphic controller 8.例文帳に追加

本発明の情報処理装置１０は、ＣＰＵ１と、Ｉ／Ｏコントローラ３と、ＲＡＭ５と、ＢＩＯＳ用メモリ６と、不揮発性メモリ７と、グラフィックコントローラ８と、を備える。 - 特許庁

To provide a switching circuit capable of individually validating each function included in an I/O device, an information processor and a control method of the switching circuit.例文帳に追加

Ｉ／Ｏデバイス内に含まれる各ファンクションを個別に有効化することができるスイッチング回路、情報処理装置、及びスイッチング回路の制御方法を提供する。 - 特許庁

To provide a data processing system equipped with a hot plug function without intervention for several main hardware components, such as a processor, a memory, and an input/output (I/O) channel.例文帳に追加

いくつかの主ハードウエアコンポーネント、すなわちプロセッサ、メモリ、および入出力（Ｉ／Ｏ）チャネルのための非介入ホットプラグ機能を具備するデータ処理システムを提供する。 - 特許庁

The I/O device part 206 is arranged on a single microchip and has a physical layer 208 and a data channel processor 210, and the process device part 220 is coupled to the single microchip.例文帳に追加

Ｉ／Ｏ装置部２０６は、シングルマイクロチップ上に配置され、物理層２０８とデータチャネルプロセッサ２１０とを有し、プロセス装置部２２０はシングルマイクロチップに結合される。 - 特許庁

When a battery 5 is mounted, only a power source 41 for core of the processor LSI1 and a power source 46 for boot I/O are set to ON, and an environment in which the processor LSI1, a memory 2, and an interface 101 between the processor LSI1 and PMLSI4 can operate is provided.例文帳に追加

電池５の装着時にプロセッサＬＳＩ１のコア用バワーソース４１とブートＩ／Ｏ用パワーソース４６のみの電源をＯＮとし、プロセッサＬＳＩ１と、メモリ２と、プロセッサＬＳＩ１とＰＭＬＳＩ４との間のインタフェース１０１とが動作可能な環境を提供する。 - 特許庁

This information processor performs simulation of the entire processing on an actual machine including an I/O processing without using the actual machine and selects an API of an OS installed on the information processor according to the contents of the processing to be used in the simulation and controls threads set by every I/O processing.例文帳に追加

実機を用いずにＩ／Ｏ処理を含む実機上の処理全般のシミュレーションを行う情報処理装置であって、前記シミュレーションにおいて用いられる処理の内容に応じて、前記情報処理装置に搭載されたＯＳのＡＰＩを選択し、前記Ｉ／Ｏ処理ごとに設定されたスレッドを制御することを特徴する情報処理装置。 - 特許庁

In the verification of the logical operation of the information processor, the verification of the logical operation is realized with high accuracy, by generating more transaction competitive patterns by making an I/O emulator work together with a test program, and also by automatically preparing input data to the I/O emulator.例文帳に追加

情報処理装置の論理動作の検証において、Ｉ／Ｏエミュレータとテストプログラムを連動させ、且つＩ／Ｏエミュレータへの入力データは自動で作成することで、より多くのトランザクション競合パターンを発生させることにより、論理動作の検証を高精度に実現する。 - 特許庁

A content viewing program 100 requests the I/O processor (B) 6 to acquire the right of use of the scramble key generating device 8A to generate key data to be used for encryption release of the encrypted content data while buffering the encrypted content data input from I/O processors ((C), (D)) 7.例文帳に追加

コンテンツ視聴プログラム１００は、Ｉ／Ｏ処理装置（（Ｃ），（Ｄ））７から入力される暗号化コンテンツデータをバッファリングしつつ、この暗号化コンテンツデータの暗号化解除に用いる鍵データを生成するためのスクランブル鍵生成装置８Ａの使用権の獲得をＩ／Ｏ処理装置（Ｂ）６に依頼する。 - 特許庁

This processor is connected to an I/O bus 105 and has an I/O bus slave controller 602 for controlling data transfer with a bus master and a data buffer 603 for holding data transferred from the bus master and concerning the data transfer of the bus master, plural transfer modes (single transfer, burst transfer, bus retry and bus error) can be switched.例文帳に追加

ＩＯバス１０５に接続され、バスマスタとのデータ転送を制御するＩＯバススレーブコントローラ６０２と、バスマスタから転送されたデータを保持するデータバッファ６０３とを有し、バスマスタのデータ転送に対して複数の転送モード（シングル転送、バースト転送、バスリトライ、バスエラー）を切り替え可能とする。 - 特許庁

This information processor 1 includes an internal bus 40, a DMA controller 20 for transferring a data from a transferring side resource to a transferred side resource, and an I/O controller 30 including an FIFO 320 (I/O buffer), and for transferring a data between the FIFO 320 and an external device 100.例文帳に追加

本発明の情報処理装置１は、内部バス４０と、転送元リソースから転送先リソースにデータ転送を行うＤＭＡコントローラー２０と、ＦＩＦＯ３２０（Ｉ／Ｏバッファ）を含み、ＦＩＦＯ３２０と外部デバイス１００の間のデータ転送を行うＩ／Ｏコントローラー３０と、を含む。 - 特許庁