「INTERCONNECTION」に関連した英語例文の一覧と使い方(34ページ目) - Weblio英語例文検索

An disengaging means 26 is provided for unlocking the interconnection between the brake pedal 10 and the interlocking bar 13 by moving the pivotal support pin 14 in its axial direction at a time of front collision of the automobile.例文帳に追加

自動車の前突時に、枢支ピン１４をその軸方向に移動させてブレーキペダル１０と連動バー１３との連結を解除させる連結解除手段２６を設ける。 - 特許庁

A first interconnection 2 for high-frequency signals, and second interconnections 7 and 8 including ground lines 3 and 4 and connection pads 5 and 6 are formed on the top face of an insulation substrate 1.例文帳に追加

絶縁基板１の上面には高周波信号用の第１の配線２、グランド線３、４および接続パッド部５、６を有する第２の配線７、８が設けられている。 - 特許庁

The wiring layer may include a seed layer 16 formed on the adhesion layer 15 and an interconnection 19 and a wiring pattern 18 formed on the seed layer 16.例文帳に追加

また、配線層は、密着層１５上に形成したシード層１６と、シード層１６上に形成した配線１９及び配線パターン１８を含むこととしてもよい。 - 特許庁

The metal welding plate has thermal mass and thickness capable of withstanding resistance microspot welding of strap interconnection (34) without sharply damaging the device.例文帳に追加

この金属溶接板は、デバイスに著しい損傷を与えることなくストラップ相互接続（３４）の抵抗マイクロスポット溶接に耐え得る熱質量および厚さを有する。 - 特許庁

A semiconductor device has a first conductor pattern 312 formed within a multilayer interconnection 400, positioned under a signal line 342 and above a transistor region.例文帳に追加

本発明は、多層配線４００内に形成され、信号線３４２下にあり、トランジスタ領域上に形成された第１導体パターン３１２を有する、半導体装置に関する。 - 特許庁

The adhesion fixing part 621 is formed between a gap 532, between the first electrode 251 and the second electrode 252 of the piezoelectric element 205a, and the interconnection 611.例文帳に追加

接着固定部６２１は、圧電素子２０５ａの第１電極２５１と第２電極２５２との間のギャップ５３２と、相互接続部６１１との間に形成されている。 - 特許庁

To provide a semiconductor integrated circuit such as a memory having an electrode and interconnection decreasing parasitic capacitance between source/drain of a MISFET(metal insulator semiconductor field-effect transistor) and a logic circuit embedded with the memory.例文帳に追加

ＭＩＳＦＥＴのソース／ドレイン間の寄生容量を減少させる電極および配線を有したメモリや、メモリ混載のロジック等の半導体集積回路を提供する。 - 特許庁

To provide an OSI(open systems interconnection) tunnel routing method and its device capable of eliminating erroneous setting of manual setting and management complicatedness and also improving traffic efficiency.例文帳に追加

手動設定による誤設定や管理の煩雑化を解消でき、且つトラフィックの効率化を行うことのできる、ＯＳＩトンネルルーティング方法及びその装置を提供する。 - 特許庁

Thereby, the apparatus for easy designing on the high-frequency power feeding can be realized, because it facilitates detour around an electrode support part of the interconnection.例文帳に追加

これにより、電極支持部を迂回して配線することが容易になるので、高周波電力供給に関する設計等が楽なプラズマ処理装置を実現することができる。 - 特許庁

Before metal interconnection is formed in an opening in a dielectric area, a lower metal surface is cleaned, and in this case the metal can be deposited on a sidewall of the opening.例文帳に追加

誘電領域の開口内に金属相互接続を形成する前に、下側の金属面が洗浄されるが、この際に金属が開口の側壁に堆積され得るする。 - 特許庁

To provide a three-dimensional semiconductor circuit which is enhanced in circuit density, possessed of an interconnection part reduced in length to an irreducible minimum, enhanced in scale, and made complicated and a method of manufacturing the same.例文帳に追加

回路密度を高め相互接続部の長さを最短に抑え、大規模化および複雑化が可能な三次元半導体回路およびそのの製造方法を提供する。 - 特許庁

To provide an interposer including stress-engineered nonplanar microsprings which provides interconnection of bonding pads of electronic structures disposed above and below the interposer.例文帳に追加

応力工学的な非平面状マイクロスプリングを含むインターポーザが、インターポーザの上方および下方に配設された電子構造のボンディングパッドの相互接続を提供する。 - 特許庁

A first semiconductor chip 4 mounted on a first substrate 5 is connected to a first interconnection 9 and a first wire 15.例文帳に追加

第１の基板５の上に搭載された第１の半導体チップ４は、第１の基板５の上面に形成された第１の配線９と第１のワイヤ１５によって接続している。 - 特許庁

The electronic package 10 is possessed of a dielectric material that has an effective tensile stress which ensures sufficient compliance of the multilayered interconnection structure in operation.例文帳に追加

電子パッケージ１０は、動作中の多層相互接続構造１８の十分なコンプライアンシを保証するための有効引張り応力を有する誘電体材料を有する。 - 特許庁

A first memory cell (MC2) out of the plurality of memory cells (MC) further includes a first resistive interconnection (21) for electrically connecting between the first terminal (T1) to the second terminal (T2).例文帳に追加

複数のメモリセル（ＭＣ）のうち第１メモリセル（ＭＣ２）は、更に、第１端子（Ｔ１）と第２端子（Ｔ２）との間を電気的に接続する第１抵抗配線（２１）を含む。 - 特許庁

To provide a reliable MRAM by solving a trade-off problem between securing the functions of TMR element and the conditions for forming an interlayer insulation film and a Cu interconnection.例文帳に追加

ＴＭＲ素子の機能確保と、層間絶縁膜およびＣｕ配線の形成条件との間のトレードオフ関係を解決して、信頼性の高いＭＲＡＭを提供する。 - 特許庁

To provide an HA address acquisition method capable of dynamically resolving an HA address in a WLAN system at a high speed and to provide an inter-heterogeneous-network interconnection system.例文帳に追加

ＷＬＡＮシステムにおいて、ＨＡアドレスを高速かつ動的に解決することができるＨＡアドレス取得方法及び異種網間接続システムを提供する。 - 特許庁

To divide an interface for managing interconnection between a PCI bus and peripheral devices into a plurality of blocks, and limit supply of operating clocks to unused blocks.例文帳に追加

ＰＣＩバスと周辺装置との相互接続の管理を行うインターフェースを複数のブロックに分割して、使用していないブロックへの動作クロックの供給を制限すること。 - 特許庁

The dielectric layer 220 has conductive vias 222, 224 and 226 passed through a flat surface 228 and the dielectric layer 220 and electrically connected to the interconnection vias 214, 216 and 218.例文帳に追加

誘電体層(220)は、平坦な表面(228)、および誘電体層(220)を貫通して、相互接続バイア(214,216,218)に電気的に接続される導電性の誘電体バイア(222,224,226)を備える。 - 特許庁

A pad electrode layer 16 is formed on the insulating film 14, so as to cover the grooves 14a-14d and have an uneven surface by utilizing interconnection forming process.例文帳に追加

配線形成工程を流用して絶縁膜１４の上に溝１４ａ〜１４ｄを覆って上面が凹凸状をなすようにパッド電極層１６を形成する。 - 特許庁

Band controllers 1-1 to 1-3 are positioned in the interconnection points 31-1 to 31-3 or at the ends of the lines 5 or in the middle thereof.例文帳に追加

そして、帯域制御装置１−１〜１−３が、相互接続点３１−１〜３１−３内、もしくは基盤通信路５の終端部または途中に配置される。 - 特許庁

SEMICONDUCTOR DISTRIBUTION BRAGG REFLECTOR, SURFACE- EMITTING SEMICONDUCTOR LASER ELEMENT, SURFACE-EMITTING LASER ARRAY, SURFACE-EMITTING LASER MODULE, OPTICAL INTERCONNECTION SYSTEM, AND OPTICAL COMMUNICATION SYSTEM例文帳に追加

半導体分布ブラッグ反射器および面発光半導体レーザ素子および面発光レーザアレイおよび面発光レーザモジュールおよび光インターコネクションシステムおよび光通信システム - 特許庁

To provide a method of forming a metal interconnection for a semiconductor device which forms a copper layer only by a CVD method but can increase an adhesive property of copper.例文帳に追加

化学気相成長法のみで銅層を形成するが、銅の接着特性を向上させることができる半導体素子の金属配線形成方法を提供すること。 - 特許庁

Capacitors and interconnection structures for silicon carbide are provided having an oxide layer, a layer of dielectric material, and a second oxide layer on the layer of dielectric material.例文帳に追加

酸化膜層、誘電体材料層及び誘電体材料層の上に第２酸化膜層を有する、炭化ケイ素用のコンデンサ及び内部接続構造が提供される。 - 特許庁

The interconnection 31-1 for inspection at the inner side is connected to odd- numbered signal line pads 64-1, 64-3,....例文帳に追加

内側の検査用配線３１-1が奇数番目の信号線パッド６４-1,-3・・に接続し、外側の検査用配線３１-2が奇数番目の信号線パッド６４-2,-4・・に接続する。 - 特許庁

The interconnection apparatus comprises a substantially-rigid signal connection element (110) and a plurality of connectors (111) for connecting a plurality of rack mountable server computer systems to the connection element.例文帳に追加

相互接続装置は実質的に剛性の信号接続要素(110)と、複数のラック実装可能サーバコンピュータシステムを接続要素に接続するための複数のコネクタ(111)とを備える。 - 特許庁

To provide a semiconductor device having a dual damascene interconnection which is able to sufficiently protect a surface of an underlayer conductive layer, has a high reliability performance and a lower interconnect capacitance.例文帳に追加

下層導電層の表面を十分保護することができ、信頼性が高く、配線容量が小さなデュアルダマシン配線を有する半導体装置を提供することである。 - 特許庁

On the photoelectric conversion element-side surface of the light-transmitting member 20, an interconnection 30 consisting of the electrode for element connection, an electrode for substrate connection, and an electrode connecting portion is formed.例文帳に追加

光透過部材２０の光電変換素子側の面には、素子接続用電極と基板接続用電極と電極接続部とからなる配線３０が形成されている。 - 特許庁

To provide a ceramic varistor, etc. which can be prevented from warping during calcination by a simple structure and can achieve a sure connection with an interconnection without conducting complicated process management.例文帳に追加

簡易な構成で焼成時の反りを防止することができ、煩雑な工程管理を行わなくとも配線との確実な接続を実現できるセラミックバリスタ等を提供する。 - 特許庁

To obtain a semiconductor device having a capacitor which can be formed through a process shared with an interconnection while reducing the area of memory cell, and a method of fabrication.例文帳に追加

メモリセル面積の縮小が可能であり、配線と共有化されたプロセスで形成できるキャパシタを有する半導体装置およびその製造方法を提供する。 - 特許庁

To realize restoration from a self-sustained operation to an interconnected operation, without the occurrence of a large voltage disturbance, with respect to an interconnected inverter which is interconnection-operated with a power system.例文帳に追加

電力系統と連系運転される連系インバータに対し、大きな電圧擾乱を発生することなく自立運転から連系運転への復旧を可能とする。 - 特許庁

In this way, the semiconductor device is able to carry out connection betweens the element and the interconnection, and among the interconnections, without forming connection hole, such as a contact hole or a via hole.例文帳に追加

このように本発明の半導体装置は、コンタクトホールやビアホールなどの接続孔を形成しないで素子と配線との接続や配線間接続を行なうことができる。 - 特許庁

To solve the problem of electrical power availability being restricted due to weathers or the like when a commercial power supply is not available in an apparatus capable of system interconnection operation.例文帳に追加

系統連系運転が可能なものにあって、商用電源が利用不可能となることで、電力の利用が可能な機会が天候等によって制限されること。 - 特許庁

To improve reliability of a semiconductor device in which a plated film is formed on bonding pads on a surface of an interconnection substrate on which semiconductor chips are mounted.例文帳に追加

半導体チップが搭載される配線基板の表面のボンディングパッドにメッキ膜が施された半導体装置の信頼性を向上させる製造方法を提供する。 - 特許庁

To provide a connection structure, etc., for quickly connecting a connector with ease and without misalignment to the outer peripheral pad of a multilayer interconnection board of a wafer collective contact board.例文帳に追加

ウエハ一括コンタクトボードにおける多層配線基板の外周パッドにコネクタを容易にしかも位置ずれなく迅速に接続するための接続構造等を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device whose level of integration is high, cost is low and reliability is high, relating to the semiconductor device containing a multilayer interconnection and the method for manufacturing it.例文帳に追加

多層配線を有する半導体装置とその製造方法に関し、集積度が高く、低価格で高信頼性の半導体装置の製造方法を提供する。 - 特許庁

On the surface of the semiconductor wafer W of a work piece; the SiOC layer 101, the SiC layer 102, and a Cu interconnection layer 103 are formed from top to bottom.例文帳に追加

被処理物として半導体ウエハＷの表面には、上側から順に、ＳｉＯＣ層１０１、ＳｉＣ層１０２、Ｃｕ配線層１０３が形成されている。 - 特許庁

Each of these sidewalls and rings are coupled together at an interface 101 through a combination of a mechanical interconnection on one end and a welded connection on the other end.例文帳に追加

側壁及びリングの各々は、一方の端部上の機械相互接続部と他方の端部上の溶接接続部との組合せにより境界面１０１で互いに結合される。 - 特許庁

To provide a method and device which can hold memory sequencing for interconnection based on cache coherence link from a view point of partial and non coherent memory access.例文帳に追加

部分的且つ非コヒーレントなメモリアクセスの観点からキャッシュ・コヒーレンス・リンクに基づく相互接続においてメモリ順序付けを保つ方法及び装置を提供する。 - 特許庁

To provide an interconnection structure of an integrated circuit having a dielectric layer with a low dielectric constant and capable of suppressing a deterioration of a mechanical strength and of improving a thermal diffusion.例文帳に追加

低い誘電率を有する誘電体層を備え機械的強度の低下をおさえると共に熱拡散を改善できる集積回路の相互接続構造を製造する。 - 特許庁

To provide a function of decreasing a direct current component contained in a output current to a power system by a simple constitution in a system interconnection system including a plurality of inverters.例文帳に追加

複数のインバータを含む系統連系システムにおいて、電力系統への出力電流に含まれる直流成分を低減する機能を簡単な構成で提供する。 - 特許庁

A male portion of the high speed coaxial interconnection for a coaxial transmission line and an alignment key 220 are provided at the mechanical alignment mechanism 26 having a close fixing body.例文帳に追加

密着合わせ本体付き機械的アライメント機構部分２６に同軸伝送ライン用高速同軸相互接続部分の雄側部と、アライメント・キー２２０を設ける。 - 特許庁

More specifically, the colored thin film 44 is formed between the interconnection 42, constituting the uppermost wiring layer and the silicon nitride film 46, that serves as a surface protecting film.例文帳に追加

すなわち、本発明の特徴は、最上層配線層を構成する配線４２と表面保護膜となる窒化シリコン膜４６の間に有色薄膜４４を形成する。 - 特許庁

Along the extended direction of an interconnection 7 connected to a top electrode 4 of the ferroelectric capacitor 1, two plugs 5 and 6 are arranged with the ferroelectric capacitor 1 in-between.例文帳に追加

強誘電体キャパシタ１の上部電極４に接続する配線７の延在方向に沿って、強誘電体キャパシタ１を挟んで２つのプラグ５，６を配置する。 - 特許庁

The integrated circuit comprises a cell region 3 consisting of a plurality of cells 2 formed on a substrate 1 and an interconnection region 4 formed on the cell region 3.例文帳に追加

この発明は、基板１上に設けられた複数のセル２からなるセル領域３と、そのセル領域３上に形成される配線領域４とを備えている。 - 特許庁