「Interlayer」に関連した英語例文の一覧と使い方(68ページ目) - Weblio英語例文検索

The method for producing the pigment comprises an insertion process for obtaining the interlayer compound by inserting the dye between the interlayers of the laminar inorganic compound and a vaporization process for vaporizing the dye.例文帳に追加

顔料の製造方法は、層状無機化合物の層間に染料を挿入して層間化合物を得る挿入工程と、染料を気化させる気化工程とを含む。 - 特許庁

An electrode pad 104, a surface protective film 106, an interlayer insulating film 110, a base metal layer 112, and a re-wiring layer 116 are formed on an insulating film 102 provided on a wafer 100.例文帳に追加

ウェハ１００の絶縁膜１０２上に，電極パッド１０４，表面保護膜１０６，層間絶縁膜１１０，下地金属層１１２，再配線層１１６を形成する。 - 特許庁

To provide a manufacturing method of semiconductor device which is less likely to generate cracks on an interlayer insulating film, under a hydrogen diffusion preventing film, even if annealing is conducted thereto.例文帳に追加

水素拡散防止膜を形成した後にアニールを行っても、その下の層間絶縁膜にクラックが生じにくい半導体装置の製造方法を提供する。 - 特許庁

Moreover, an interlayer insulating film 8 and a contact 9 which comes into contact with the gate electrode 6 through the insulating film 8 are formed on the substrate.例文帳に追加

さらに、基板上には、層間絶縁膜８が形成されており、層間絶縁膜８を貫通してゲート電極６に接触するコンタクト９が形成されている。 - 特許庁

A transparent conductive material layer 13b is laminated and formed on an alignment film side which is opposite to the interlayer film 18 of the aluminum alloy material layer 13a.例文帳に追加

そして、このアルミニウム合金材料層１３ａの層間膜１８と反対側となる配向膜側には、透明導電材料層１３ｂが積層形成されている。 - 特許庁

The peripheral NMOS Tr 52 region and the peripheral PMOS Tr 53 region are provided via a gate oxide film 3 on the semiconductor substrate 1 of this peripheral region, and these are coated with a first interlayer insulating film 11.例文帳に追加

この周辺領域の半導体基板1上には、ゲート酸化膜3を介して周辺NMOSTr52と周辺PMOSTr53とが設けられ、これらは第1の層間絶縁膜11で覆われている。 - 特許庁

In succession, after the surface of the silicon substrate 1 has been cleaned, a polysilicon film 12 is formed on the interlayer insulating film 10 so as to cover the inner surfaces of the contact holes 11.例文帳に追加

続いて、シリコン基板１の表面を洗浄した後、コンタクトホール１１の内面を覆うようにして層間絶縁膜１０の上にポリシリコン膜１２を形成する。 - 特許庁

A first interlayer insulating film 80 is formed on all the surface of a semiconductor substrate 50 on which a lower electrode elctrically connected to an impurity injection region is formed.例文帳に追加

不純物注入領域と電気的に連結された下部電極パッド７８が形成された半導体基板５０の全面に、第１層間絶縁膜８０を形成する。 - 特許庁

Also, the metallic wiring 124 is elongated and formed on a groove 123 formed on the interlayer insulating film 117 between the metallic wiring 124 and the etching stop film 121.例文帳に追加

また、金属配線１２４とエッチングストップ膜１２１との間は、層間絶縁膜１１７に形成された溝１２３に金属配線１２４が延伸形成されている。 - 特許庁

Interlayer insulation layers 20, 22, 24 and 26 on a semiconductor layer 10, the wiring layers 30, 32 and 34, and a pad wiring layer 40 consist of a pad 100 and a wiring 200.例文帳に追加

半導体層１０上の層間絶縁層２０，２２，２４、２６と、配線層３０，３２，３４、パッド配線層４０は、パッド部１００と配線部２００とからなる。 - 特許庁

The source/drain regions of the thin-film transistor and the semiconductor plug come into contact with a metal plug, and the metal plug is extended via at least one portion of the interlayer insulating film.例文帳に追加

該薄膜トランジスタのソース／ドレイン領域及び該半導体プラグは金属プラグと接触し、該金属プラグは該層間絶縁膜の少なくとも一部を介して延長される。 - 特許庁

Next, connection wiring 43 is formed through the contact holes 44 and 45 especially atop the interlayer insulation film 29 by connecting the same to the scanning line 5 and one electrode 41.例文帳に追加

次に、特に、層間絶縁膜２９の上面に接続配線４３をコンタクトホール４４、４５を介して走査ライン５および一方の電極４１に接続させて形成する。 - 特許庁

To provide a method for manufacturing a semiconductor device to which an interlayer insulating layer can be embedded sufficiently among wiring layers by forming the wiring layer of excellent shape.例文帳に追加

良好な形状を有する配線層を形成することで、配線層間に良好に層間絶縁層が埋め込むことができる、半導体装置の製造方法を提供する。 - 特許庁

To provide a thin film transistor array having a shape advantageous for forming a gate insulating film or an interlayer dielectric having an opening, and to provide its manufacturing method.例文帳に追加

開口部を有するゲート絶縁膜や層間絶縁膜を形成する際に有利な形状を有する薄膜トランジスタアレイ及びその製造方法を提供すること。 - 特許庁

To provide a method of manufacturing semiconductor device in which conductors near voids hardly causes a short circuit even when the voids are produced in an interlayer insulating film between gate electrodes.例文帳に追加

ゲート電極間の層間絶縁膜内にボイドが発生した際にも、ボイド近傍の導体部がショートを起こすことの無い半導体装置の製造方法を提供する。 - 特許庁

To provide a multilayer oriented polyamide resin film which has a barrier property, interlayer anti-exfoliation strength and a high adhesiveness to a sealant resin and which can be used as a shock absorbing material for packing.例文帳に追加

梱包用の緩衝材として使用しうる、バリア性と層間剥離強力を有し、シーラント樹脂との接着性の高い多層延伸ポリアミド系フィルムを提供する。 - 特許庁

To provide a resin composition which is excellent in electrical characteristics and processability, and besides, with which when a interlayer insulation layer of a multilayer printed circuit board is formed, can obtain excellent surface smoothness.例文帳に追加

電気特性および加工性に優れると共に、多層配線板の層間絶縁層を形成した際に、優れた表面平滑性が得られる樹脂組成物を提供する。 - 特許庁

The interlayer insulation material for a printed wiring board is composed of a thermoplastic resin whose glass transition temperature or melting point is 260°C or above which is added with 1-50 mass% of hydrogenated fullerene.例文帳に追加

ガラス転移温度または融点が２６０℃以上である熱可塑性樹脂に水素化フラーレンを１〜５０質量％含むプリント配線基板用層間絶縁材料。 - 特許庁

A wiring 10 of a conductor film is formed on the surface of interlayer insulating film 9, and the wiring 10 forms a short circuit at the source 4, drain 5, and diffusion layer 6 through a contact C.例文帳に追加

層間絶縁膜9の表面には導電体膜の配線10が形成され、配線10は、コンタクトCを介して、ソース4，ドレイン5及び拡散層6を電気的に短絡させている。 - 特許庁

At least a portion of the barrier metal layer AL is oxidized by thermally diffusing oxygen of the interlayer dielectric IL1 to form an oxide barrier layer BL1.例文帳に追加

層間絶縁膜ＩＬ１の酸素を熱拡散させることによってバリア金属層ＡＬの少なくとも一部を酸化することで、酸化物バリア層ＢＬ１が形成される。 - 特許庁

To manufacture a multilayer printed circuit board at low cost and stably, in which centers of an upper hole and a lower hole of a step via for interlayer connection are arranged at substantially equal positions.例文帳に追加

層間接続用の、ステップビアの上穴と下穴との中心が略等しい位置に配置された多層プリント配線板を安価かつ安定的に製造すること。 - 特許庁

Thereafter, a wiring layer is formed so as to entirely cover the surface 31S of the interlayer insulating layer 31 and the plug 41 and the wiring layer is patterned into a predetermined shape.例文帳に追加

その後、層間絶縁層３１の表面３１Ｓ及びプラグ４１の全体を覆うように配線層を形成し、当該配線層を所定の形状にパターニングする。 - 特許庁

An interlayer insulation film is formed so as to cover the projection part formed thus, and a pixel TFT and a TFT included in a driver circuit formed in the same process.例文帳に追加

こうして形成された凸部および同一工程で形成された画素ＴＦＴ、駆動回路に含まれるＴＦＴを覆うように層間絶縁膜を形成する。 - 特許庁

To prevent a drop of inversion voltage of a parasitic MOS transistor formed by metal wiring formed on a LOCOS oxide film through an interlayer insulating film.例文帳に追加

ＬＯＣＯＳ酸化膜上に層間絶縁膜を介して形成された金属配線によって形成される寄生ＭＯＳトランジスタの反転電圧の低下を防止する。 - 特許庁

To provide a flexible wiring board that has a satisfactory high frequency signal transmission characteristic by virtue of an interlayer insulator layer made of a thermoplastic resin and facilitates multilayer construction.例文帳に追加

熱可塑性樹脂からなる層間絶縁体層を有し、高周波信号の伝送特性に優れ、その多層化が容易になるフレキシブル配線板を提供する。 - 特許庁

In this nonvolatile semiconductor memory device 1, a laminate ML is formed by alternately stacking a plurality of interlayer dielectrics ILD and a plurality of control gate electrodes CG.例文帳に追加

不揮発性半導体記憶装置１において、それぞれ複数の層間絶縁膜ＩＬＤ及び制御ゲート電極ＣＧを交互に積層させて積層体ＭＬを形成する。 - 特許庁

A pad electrode 14 to be connected to a thin film transistor TR is formed on a first substrate 10, and an interlayer insulating film 15 with the pad electrode 14 exposed thereon is formed.例文帳に追加

第１の基板１０上において、薄膜トランジスタＴＲと接続するパッド電極１４を形成し、パッド電極１４を露出する層間絶縁膜１５を形成する。 - 特許庁

To provide a method of manufacturing a multilayer printed wiring board which is high in density, has no void left in conductive paste, and is excellent in the reliability of interlayer connection.例文帳に追加

高密度で、導電性ペースト中のボイドが残留する問題がなく、層間接続信頼性に優れる多層プリント配線板の製造方法を提供する。 - 特許庁

On a semiconductor substrate 1, two or more interlayer insulation films 2 and 3 are so formed that an etching rate may become larger as it comes to an upper layer.例文帳に追加

半導体基板１上に上層になるにしたがって次第に等方性エッチングに対するエッチング速度が速くなるように２層以上の層間絶縁膜２，３を形成する。 - 特許庁

An embedded capacitor core includes a first set of capacitors, a second set of capacitors, and an interlayer dielectric film between the first set of capacitors and the second set of capacitors.例文帳に追加

埋め込みキャパシタコアは、第１の組みのキャパシタ、第２の組みのキャパシタ、および第１の組みのキャパシタと第２の組みのキャパシタとの間の中間層誘電性フィルムを含む。 - 特許庁

To provide a multilayer printed-wiring board that has improved electric connectivity and reliability having interlayer resin insulating layer with excellent heat-resistance, insulation, and crack-resistance and shape-maintaining characteristics.例文帳に追加

耐熱性、絶縁性、耐クラック性、および、形状保持性に優れた層間樹脂絶縁層を有する電気接続性や信頼性に優れた多層プリント配線板を提供する。 - 特許庁

A second interlayer insulating layer 15 consists of a PSG film 9, an SiN film 11 and a photosensitive polyimide layer 13, and has a through hole 17 on the first metal wiring layer 7.例文帳に追加

ＰＳＧ膜９、ＳｉＮ膜１１及び感光性ポリイミド層１３からなり、第１メタル配線層７上にスルーホール１７をもつ第２層間絶縁層１５を形成する。 - 特許庁

Thereafter, a lower layer metallization 108 is formed on the ozone TEOS film 107 and an interlayer insulation film 109 is deposited on the lower layer metallization 108.例文帳に追加

次に、オゾンＴＥＯＳ膜１０７の上に下層の金属配線１０８を形成した後、該下層の金属配線１０８の上に層間絶縁膜１０９を堆積する。 - 特許庁

The air gap 10 is formed by removing a first interlayer insulation film 4 from an area between pieces of copper damascene lower wiring 8A, 8B and pieces of copper damascene lower wiring 8B, 8C.例文帳に追加

銅ダマシン下配線８Ａ，８Ｂおよび銅ダマシン下配線８Ｂ，８Ｃ間から第１層間絶縁膜４を除去することにより、エアギャップ１０が形成される。 - 特許庁

To provide the formation method of an interlayer insulation film, especially for shortening chemical mechanical polishing process time in the manufacturing method of a semiconductor element.例文帳に追加

半導体素子の製造方法に関し、特に化学的機械研磨工程時間を短縮させるための半導体素子の層間絶縁膜の形成方法に関するものである。 - 特許庁

A passivation film 10, the interlayer dielectric film 8 and an underlay dielectric film 6 in an FET upper part are etched by an RIE method using CF_4 gas.例文帳に追加

次に、ＣＦ_４ガスを用いたＲＩＥ法により、ＦＥＴ上部におけるパッシベーション膜１０、層間誘電体膜８及び下敷き誘電体膜６をエッチングする。 - 特許庁

A measurement hole X1 is formed by removing the first and second interlayer insulation films on the working electrode WE1 with the working electrode WE1 coming out.例文帳に追加

作用電極ＷＥ１上の第１層間絶縁膜、第２層間絶縁膜が除去され、作用電極ＷＥ１が露出した測定穴Ｘ１が形成されている。 - 特許庁

A connecting conductor 30' is embedded in the through hole penetrating the antireflection film 26' and the interlayer insulating film 24' to connect the metal layer 29 and a display electrode 32.例文帳に追加

反射防止膜２６’及び層間絶縁膜２４’を貫通するスルーホールに接続導体３０’を埋め込んで金属層２９と表示電極３２とを接続する。 - 特許庁

In the manufacturing method of the semiconductor storage, there is prepared a semiconductor substrate having on its surface plugs 1 connected respectively with source or drain electrodes and having a plug-portion interlayer film 2 made of SiO2.例文帳に追加

半導体基板表面にソース電極もしくはドレイン電極に接続されたプラグ１及びSiO_2からなるプラグ部層間絶縁膜２を有する基板を準備する。 - 特許庁

To provide a manufacturing method for a semiconductor device capable of forming an interlayer insulating film on copper wiring by an application method without oxidizing the surface of the copper wiring.例文帳に追加

銅配線表面を酸化させることなく、塗布法を用いて銅配線上に層間絶縁膜を形成することが可能な半導体装置の製造方法を提供する。 - 特許庁

The memory element is formed by using a precursor without containing hydrogen as an interlayer insulation substance.例文帳に追加

メモリ素子及びその製造方法について開示し、該メモリ素子は、層間絶縁物質として水素を含まない前駆体を使用して形成したメモリ素子及びその製造方法である。 - 特許庁

The method further comprises the steps of burying the metal plug in the port, then dry etching exposed surfaces of the fifth interlayer dielectric and the plug with an atmosphere containing a CF4 and executing etching back.例文帳に追加

接続口に金属プラグを埋め込んだ後、第５の層間絶縁膜と金属プラグの露出表面をＣＦ4ガスを含む雰囲気でドライエッチングを行い、エッチバックを実施する。 - 特許庁

In the above structure, first, on a first etching condition, a hole is formed in such a way that it penetrates up and down the interlayer insulating film 5 and exposes the surface of the etching stopper film 4.例文帳に追加

前述の構造においては、まず、第１のエッチング条件で、層間絶縁膜５を上下に貫通し、エッチングストッパ膜４の表面を露出させるホールが形成される。 - 特許庁

The interlayer insulating film 11 is then planarized by CMP method and etched to expose the first metal film 20, and a second metal film 22 such as a tungsten film is further deposited thereon.例文帳に追加

次に層間絶縁膜１１をＣＭＰ法で平坦化すると共にエッチングで第１金属膜２０を露出させ、さらにタングステン膜等の第２金属膜２２を堆積する。 - 特許庁

To provide a method for manufacturing a semiconductor device which suppresses the occurrence of a separation residue in a connection hole when the connection hole is formed in an interlayer insulated film.例文帳に追加

層間絶縁膜に接続孔を形成する際に接続孔内に剥離残りが発生するのを抑制できる半導体装置の製造方法を提供する。 - 特許庁