「Interlayer」に関連した英語例文の一覧と使い方(129ページ目) - Weblio英語例文検索

According to a technical idea of an embodiment, an isolating capacitive element is divided into two symmetric capacitive elements CisoA, CisoB connected in parallel, so that even when the capacitive elements CisoA, CisoB are formed as interlayer capacitive elements of a wiring board, parasitic capacitances resulting from the respective capacitive elements CisoA, CisoB can be made substantially the same.例文帳に追加

本実施の形態における技術的思想は、アイソレーション容量素子を、並列接続された対称性の高い２つの容量素子ＣｉｓｏＡと容量素子ＣｉｓｏＢに分割することにより、容量素子ＣｉｓｏＡおよび容量素子ＣｉｓｏＢを配線基板の層間容量素子として形成する場合であっても、それぞれの容量素子ＣｉｓｏＡと容量素子ＣｉｓｏＢに起因する寄生容量をほぼ等しくできる。 - 特許庁

The heat developable photosensitive material contains photosensitive silver halide grains, an organic silver salt and a reducing agent for the silver salt in one layer or plural layers on at least one face of the substrate and contains at least one compound which releases an intra- or interlayer movable phthalazin derivative under heat in the layer or at least one layer adjacent to the layer.例文帳に追加

支持体の少なくとも一方の面に感光性ハロゲン化銀粒子、有機銀塩及びこの有機銀塩の還元剤を１つの層中、或いは複数の層中に含有してなる熱現像感光材料において、該層及び該層に隣接した層への少なくとも１層に、熱により層内又は層間可動性のフタラジン誘導体を放出する化合物を少なくとも１種含有することを特徴とする熱現像感光材料。 - 特許庁

The semiconductor device 1 includes a layout region having regularity in one chip, and a layout region without having regularity, and includes lower conductive layers 11, an interlayer dielectric formed on the lower conductive layers 11, upper wiring layers M1 formed thereon, and two connection plugs 10 arranged to electrically connect the lower conductive layers 11 to the upper wiring layers M1 at the substantially shortest distances.例文帳に追加

本発明の一態様に係る半導体装置１は、ワンチップに規則性を有するレイアウト領域と、規則性のないレイアウト領域を備える半導体装置であって、下層導電層１１と、下層導電層１１上に形成された層間絶縁膜と、その上に形成された上層配線層Ｍ１と、下層導電層１１と上層配線層Ｍ１とを、実質的に最短距離で電気的に接続するように配設した接続プラグ１０とを備える。 - 特許庁

The semiconductor device comprises an Si substrate 101 including an integrated circuit 102, an interlayer insulating film 103 formed thereon, an adhesive layer 104 formed thereon, a conduction layer 105 formed thereon, an LED epitaxial film 106 pasted thereon, and a thin film discrete wiring layer 107 formed on a region from above the LED epitaxial film 106 to the terminal region 108 of the Si substrate 101.例文帳に追加

半導体装置は、集積回路１０２を含むＳｉ基板１０１と、この上に形成された層間絶縁膜１０３と、この上に形成された接着層１０４と、この上に形成された導通層１０５と、この上に貼り付けられたＬＥＤエピタキシャルフィルム１０６と、ＬＥＤエピタキシャルフィルム１０６上からＳｉ基板１０１の端子領域１０８に至る領域に形成された薄膜の個別配線層１０７とを有する。 - 特許庁

In the rigid flex multilayer printed wiring board comprising rigid substrates divided into a plurality of blocks and a flexible substrate for interconnecting the plurality of rigid substrates, at least a flex base substrate as a constituent element of the flexible substrate is not contacted with a blinded via hole and/or a through-hole for interlayer connection, and functions also as a protective layer for a wiring pattern of an outer layer.例文帳に追加

複数のブロックに分割されたリジッド基板と、当該複数のリジッド基板間を接続する屈曲可能なフレックス基板とからなるリジッドフレックス多層プリント配線板であって、少なくとも、当該フレックス基板の構成材であるフレックスベース基板が、層間接続用のブラインドバイアホール及び／又はスルーホールと接触しておらず、且つ、外層の配線パターンの保護層を兼ねていることを特徴とするリジッドフレックス多層プリント配線板。 - 特許庁

The flake type titanate is obtained by processing a layered titanate with an acid and then reacting an organic basic compound to induce interlayer swelling or exfoliating, wherein at least a part of the organic basic compound is an organic basic compound having a polymerizable functional group such as an acrylic group or a methacrylic group.例文帳に追加

層状チタン酸塩を酸で処理し、次いで有機塩基性化合物を作用させて層間を膨潤または剥離して得られる薄片状チタン酸であって、有機塩基性化合物の少なくとも一部が、アクリル基またはメタクリル基などの重合性官能基を有する有機塩基性化合物であることを特徴としており、好ましくは、層状チタン酸塩が、式Ａ_xＭ_y□_zＴｉ_2-(y+z)Ｏ_4〔式中、Ａ及びＭは互いに異なる１〜３価の金属を示し、□はＴｉの欠陥部位を示す。 - 特許庁

In the semiconductor device where an electrode 16 can conduct to the opposite substrate surface side by providing circuit wiring on a semiconductor substrate 10 through an interlayer insulating film 14 and providing a through hole penetrating the electrode 16 and the semiconductor substrate 10 at a boring part E in the electrode 16 provided at the end part of the wiring, the electrode 16 has an opening 16g at a position corresponding to the boring part E.例文帳に追加

半導体基板１０上に層間絶縁膜１４を介して回路配線が設けられ、上記配線端部に設けられた電極１６内の穿孔予定部Ｅに電極１６及び半導体基板１０を貫通する貫通孔を設けることで、電極１６とこれと反対側の基板面側とを導通可能とした半導体装置において、この電極１６を、穿孔予定部Ｅに対応する位置に開口部１６ｇを有する構成とする。 - 特許庁

When the electronic device is arranged on the circuit board in such a state that the edge of the electronic device is coated with the adhesive agent; the electronic device can be quickly bonded on the circuit board, and air existing in an interlayer can be ejected between the electronic device and the circuit board through a hole.例文帳に追加

本発明の回路基板は、電子デバイスの底部に配置される接着剤の充填及び形状形成の速度を高めるために改良された構造を有しており、電子デバイスが、その縁部が接着剤で被覆された状態で回路基板上に配置されると、電子デバイスの回路基板への接着を迅速に行うことができるとともに、電子デバイスと回路基板との間の中間層に存在する空気が孔を介して排出されうる。 - 特許庁

To provide a polishing laminate which is used for a polishing pad suitable for surface flattening work of a semiconductor device wafer such as an interlayer insulation film or metallic wiring, allows optical detection of a terminal point of polishing, and realizes high accuracy polishing by solving problems of in-plane dispersion and aging fluctuation of the polishing pad with an aperture complying with an optical detecting method of conventional structure.例文帳に追加

層間絶縁膜や金属配線等の、半導体デバイスウエハの表面平坦化加工に好適な研磨パッドに用いられる、光学的に研磨の終点検知が可能な研磨用積層体を提供するためのもので、その目的とするところは、従来構造の光学的検知法に対応した窓付き研磨パッドの、面内ばらつきや経時変動の問題を解消し、高精度の研磨を実現することのできる研磨用積層体を提供すること。 - 特許庁

The semiconductor device includes a transistor provided with the gate electrode 31 formed on a substrate 1 through a gate insulating film 2 and impurity regions 32 and 33 formed at both sides of the gate electrode 31 on the substrate 1, interlayer insulating films 11 and 12 formed on the substrate 1 so as to cover the transistor, and the shared contact 14 electrically connected to the impurity regions 32 and 33 and the gate electrode 31.例文帳に追加

半導体装置は、基板１上にゲート絶縁膜２を介して形成されたゲート電極３１と、基板１のゲート電極３１の両側方に形成された不純物領域３２及び３３とを有するトランジスタと、トランジスタ上を覆うように基板１上に形成された層間絶縁膜１１及び１２と、不純物領域３２及び３３及びゲート電極３１に電気的に接続するシェアードコンタクト１４とを備える。 - 特許庁

The method for manufacturing the interlayer insulating film for a multilayer wiring of a semiconductor integrated circuit includes a process of forming a 1st insulating film by a plasma CVD method using silicon-based hydrocarbon as material gas, and a process of forming a 2nd insulating film on the 1st insulating film by the plasma CVD method using silicon-based hydrocarbon gas and oxidative gas as material gas continuously in situ.例文帳に追加

本発明に係る半導体集積回路の多層配線用層間絶縁膜の製造方法は、シリコン系炭化水素を材料ガスとして用いてプラズマＣＶＤ法により、第１の絶縁膜を形成する工程と、第１の絶縁膜を形成した後、ｉｎ−ｓｉｔｕで連続的にシリコン系炭化水素ガス及び酸化性ガスを材料ガスとして用いてプラズマＣＶＤ法により、第１の絶縁膜上に第２の絶縁膜を形成する工程とから成る。 - 特許庁

In the printed circuit board manufacturing method for forming a metal conductor for interlayer connection by applying electroless plating in a through hole of a multilayer flexible printed circuit board, a conditioning step being the pretreatment is performed in two stages of a first conditioning step of immersing a work in aqueous solution mainly consisting of amine-based surfactant and a second conditioning step of immersing the work in aqueous solution mainly consisting of diols.例文帳に追加

多層フレキシブルプリント基板のスルーホールに、無電解メッキを施して層間接続用金属導体を形成するプリント基板の製造方法において、前処理となるコンディショニング工程を、アミン系界面活性剤を主成分とする水溶液に被処理物を浸漬する第１コンディショニング工程と、ジオール類を主成分とする水溶液に被処理物を浸漬する第２コンディショニング工程との２段階で行なうことを特徴とする、プリント基板の製造方法。 - 特許庁

The transparent sheet excellent in physical property balance, transparency and lasting antistatic properties is constituted of a surface layer and a back surface layer, both of which comprises a resin composition prepared by mixing polyether ester amide and a surfactant with a resin component comprising a styrenic resin having a specific constituent monomer unit and constituent quantity and a rubber modified styrenic resin, and an interlayer comprising a rubber modified styrenic resin.例文帳に追加

表層及び裏面層に特定の構成単量体単位及び構成量を有するスチレン系樹脂とゴム変性スチレン系樹脂とからなる樹脂成分にポリエーテルエステルアミド及び界面活性剤を混合した樹脂組成物と、中間層にゴム変性スチレン系樹脂を用いることを構成とし、物性バランス、透明性に優れ、持続性のある帯電防止性に優れた透明シート及びその成形品を提供することができる。 - 特許庁

The polishing method of a semiconductor device continuously polishes using a single polishing solution a barrier metal film formed over the entire surface of a substrate, having recesses or an interlayer insulating film and a conductive film made of copper or a copper alloy, formed on the surface of the barrier metal film, such that the recessed parts are embedded.例文帳に追加

凹部を有する基板或いは層間絶縁膜の表面に一面に形成されたバリア金属膜と、該バリア金属膜の表面に前記凹部が埋まるように形成された銅又は銅合金からなる導体膜とを連続的に一つの研磨液で研磨する半導体デバイスの研磨方法であって、上記研磨液が、下記一般式（Ｉ）で表わされるバリア金属膜研磨速度調整剤、アミノ酸、酸化剤および研磨粒子を含有することを特徴とする半導体デバイスの研磨方法。 - 特許庁

This method comprises forming a double oxide fluorophor membrane by interlayer reaction of component oxide membranes forming the double oxide, wherein the method is characterized by arbitrarily adding a metallic ion forming the luminous center into the component oxide membranes, laminating one or more component oxide membranes on a substrate, heat-treating the component oxide membranes and, thereby, promoting reaction between the component oxide membranes to form the objective double fluorophor layer in the membrane.例文帳に追加

複酸化物蛍光体の薄膜を該複酸化物を構成する成分酸化物薄膜の層間反応により作製する方法であって、該複酸化物を構成する成分酸化物薄膜を発光中心となる金属イオンを任意に添加して基板上に１回以上積層した後、加熱処理を行うことにより、成分酸化物薄膜間の反応を進行させて目的とする複酸化物蛍光体層を薄膜内に形成させることを特徴とする複酸化物蛍光体薄膜の製造方法。 - 特許庁

The semiconductor memory device is provided with a semiconductor substrate 1, an interlayer insulating film 4 formed on the semiconductor substrate 1, a first electrode 9 formed on the film 4, a first ferroelectric film 10 formed on the first electrode 9, a second electrode 11 formed on the film 10, a second ferroelectric film 12 formed on the second electrode 11, and a third electrode 13 formed on the film 12.例文帳に追加

半導体基板１と、この半導体基板１上に形成された層間絶縁膜４と、この層間絶縁膜４上に形成された第１電極９と、この第１電極９上に形成された第１強誘電体膜１０と、この第１強誘電体膜１０上に形成された第２電極１１と、この第２電極１１上に形成された第２強誘電体膜１２と、この第２強誘電体膜１２上に形成された第３電極１３とを有する半導体記憶装置である。 - 特許庁

The light-resistant titanate coating film is obtained by applying a suspension liquid of a flake-like titanate on a substrate and drying, wherein the suspension liquid of the flake-like titanate is an aqueous medium suspension liquid of a flake-like titanate obtained by treating a layered titanate with an acid, allowing an organic basic compound to induce interlayer swelling or exfoliating, and then replacing the organic basic compound with a cesium ion.例文帳に追加

薄片状チタン酸懸濁液を基材に塗布し乾燥させて得られる耐光性チタン酸塗膜であって、薄片状チタン酸懸濁液が、層状チタン酸塩を酸で処理し、次いで有機塩基性化合物を作用させて層間を膨潤または剥離した後、有機塩基性化合物をセシウムイオンで置換して得られる薄片状チタン酸の水性媒体懸濁液であることを特徴としており、好ましくは、層状チタン酸塩が、式Ａ_xＭ_y□_zＴｉ_2-(y+z)Ｏ_4 [式中、Ａ及びＭは互いに異なる１〜３価の金属を示し、□はＴｉの欠陥部位を示す。 - 特許庁

The diffused layer 205b, gate electrode 204 and lower electrode 210 are connected by a common contact 208 which is formed in the interlayer insulating film 207.例文帳に追加

半導体基板２０１に形成された拡散層２０５ａ，２０５ｂと、半導体基板２１０の上にゲート絶縁膜２０３を介して形成されたゲート電極２０４と、半導体基板２０１上にゲート電極２０４を被覆して形成された層間絶縁膜２０７と、層間絶縁膜２０７上に形成されて、下部電極２１０、誘電体膜２１１および上部電極２１２の積層構造からなるキャパシタとを有し、拡散層２０５ｂ、ゲート電極２０４および下部電極２１０が、層間絶縁膜２０７に形成された共通のコンタクト２０８によって接続された構造を有する。 - 特許庁

A Young's modulus of the base part of the interlayer is lower than either of Young's modulus of the cured ionizing radiation curable resin forming the first resin layer and Young's modulus of the ionizing radiation curable resin cured by the second ionizing radiation curable resin.例文帳に追加

積層板は硬化された電離放射線硬化型樹脂を含む第１樹脂層と、前記第１樹脂層よりも入光側に配置された第２樹脂層と、前記第１樹脂層および前記第２樹脂の間に配置された中間層とを含み、前記中間層は、樹脂材料からなるベース部のみ、或いは、樹脂材料からなるベース部とベース部中に分散された粒子状成分とからなり、前記中間層の前記ベース部のヤング率は、前記第１樹脂層をなす硬化された電離放射線硬化型樹脂のヤング率および前記第２電離放射線硬化型樹脂硬化された電離放射線硬化型樹脂のヤング率のいずれよりも低い。 - 特許庁

The barrier layer and the wiring layer are connected to each other via a through hole formed in the silicon nitride film and the interlayer dielectric, a part of the planarized insulating film is removed and bonding is made in the metal wiring layer.例文帳に追加

所望の素子領域の形成された基板表面に形成された配線層と、前記配線層表面を覆う層間絶縁膜と、前記層間絶縁膜表面全体を覆うように形成された窒化シリコン膜と、前記窒化シリコン膜の上層に形成された最上層メタルとしての金層からなるメタル配線層と、前記窒化シリコン膜と前記メタル配線層との間に形成されたバリア層と、前記メタル配線層上に形成されたポリイミドからなる平坦化絶縁膜とを含み、前記バリア層と前記配線層は、前記窒化シリコン膜と前記層間絶縁膜に形成されたスルーホールを通じて接続されており、前記平坦化絶縁膜が一部領域で除去せしめられ、前記メタル配線層にボンディングがなされていることを特徴とする。 - 特許庁